具有鳍片基础熔丝的集成电路及相关制造方法技术

本发明专利技术涉及具有鳍片基础熔丝的集成电路及相关制造方法，提供制造具有鳍片基础熔丝的集成电路的方法以及所得到的具有鳍片基础熔丝的集成电路。在所述方法中，从半导体材料层产生鳍片，所述鳍片具有第一端与第二端。所述方法提供在所述鳍片上从第一端至第二端形成传导路径。所述传导路径电连接至编程装置，所述编程装置可选择性导引编程电流通过所述传导路径，造成所述传导路径中结构改变，增加通过所述传导路径的阻抗。

【技术实现步骤摘要】

本专利技术的实施例是关于半导体装置。更特别地，本专利技术的实施例是关于包含鳍片基础熔丝的集成电路以及制造所述集成电路的方法。
技术介绍
现有技术包括具有可选择的、可切换的以及/或可用于操作状态、特征、装置或组件的半导体装置与电路。在许多实施中，视需要使用一次可编程(OTP)熔丝，可插入或移除不同的组件或电路。例如，OTP熔丝典 型用于SRAM装置中实施快取冗余信息(cacheredundancy)。所述OTP熔丝可用于移除内存胞元的坏栏或列，以及用冗余的栏或列置換所述坏内存胞元。OTP熔丝装置的主要目的是作为传导路径直到它“烧断”。根据历史，集成的熔丝装置已经涉及图案化的金属传导链接，可选择性被激光束或是通过大量电流烧断或切断。此过程造成部分连结材料蒸发或是部分连结材料熔化，这与自动熔丝方式相同，但规模较小许多。一旦被烧断，由于烧断的熔丝抑制电流流经且代表开放电路至电流路径，所以所述熔丝从高传导状态改变至高阻抗性(亦即非传导性)状态。目前的半导体技术使用多晶硅或金属制造且由破裂导体链接而编程的e-熔丝。除了环绕钝化作用与金属的严格需求之外，这些e-熔丝相对大，并且具有不可接受的信赖度，这是由于残留物与碎片会造成再次关闭传导路径。再者，大部分的e-熔丝具有编程的高功率需求。由于烧断目前使用熔丝所需的电流很大，所以连结材料的破坏可造成间接损坏电路上的附近装置。再者，由于烧断熔丝所需的电流量，典型的半导体装置必须提供大量空间用于绝缘较大的电流产生器。因此，需要提供具有熔丝的集成电路以及制造具有熔丝的集成电路的方法，降低编程所需要的电流，以及减少电流源所需要的尺寸。再者，需要提供制造熔丝的方法，使用现存的程序用于制造其它半导体组件。再者，经由后续本专利技术的详细说明与权利要求书以及结合附随附图与本专利技术的专利技术背景，可清楚明白本专利技术的其它特征与特性。
技术实现思路
根据本专利技术的实施例，制造具有鳍片基础熔丝的集成电路的方法提供从半导体材料层形成鳍片。所述鳍片包含第一端与第二端。所述方法提供形成在所述鳍片上从所述第一端至所述第二端的传导路径，以及电连接所述传导路径至编程路径，所述编程装置可选择性导引编程电流通过所述传导路径，造成传导路径的结构改变，増加通过所述传导路径的阻抗。在另ー实施例中，制造具有鳍片基础熔丝的集成电路的方法包含从具有高阻抗的半导体材料层，产生多个鳍片。在此实施例中，各个鳍片具有第一端、中央部与第二端。再者，各个鳍片的第一端、各个鳍片的第二端以及选择鳍片的中央部被屏蔽，用以定义多个未被屏蔽的中央部。而后，所述未被屏蔽的中央部被蚀刻。而后，在所选择的鳍片上，从其第一端至其第二端形成传导路径。所述传导路径电连接至编程装置，其可选择性导引编程电流通过所述传导路径，造成所述传导路径的结构改变，増加通过所述传导路径的阻杭。本专利技术亦提供具有鳍片基础熔丝的集成电路。所述熔丝包括本质半导体鳍片(intrinsic semiconductor fin),其具有第一端与第二端，以及宽度小于约10纳米(IOnm)。再者，所述鳍片包含由金属硅化物形成的传导路径，以及从所述鳍片的第一端延伸至所述鳍片的第二端。此实施例包含多个第一端鳍片部分，相邻于所述鳍片的第一端。所述金属硅化物覆盖且电连接所述第一端部分至所述鳍片的第一端上的传导路径。再者，有多个第二端鳍片部分相邻于所述鳍片的第二端，以及所述金属硅化物覆盖且电连接所述第二端部分至所述鳍片的第二端上的传导路径。在第一端上方的传导路径上，提供第一传导杆，以及在第二端上方的传导路径上，提供第二传导杆。再者，至少ー第一传导栓接触所述第一传导杆，以及至少ー第二传导栓接触所述第二传导杆。再者，所述熔丝具有第一金属层，其连接至所述第一传导栓。编程装置电连接至第一金属层，以及用于选择性导引编程电流通过所述传导路径。再者，所述编程电流造成鳍片上金属硅化物结构改变，増加通过传导路径的阻杭。同样地，所述熔丝包含第二金属层，将所述第二传导栓接地。 此专利技术概述介绍简单形式的概念选择，进ー步说明在具体实施方式中。此专利技术概述并非用于确认权利要求目标的主要特征或重要特征，也不是用于辅助决定权利要求目标的范围。附图说明可通过具体实施方式与权利要求书以及以下附图，得以更完全了解本专利技术，其中附图中相同的參考符号是指相同的组件。图I是概示方块图，说明包含鳍片基础熔丝数组的半导体装置。图2是透视图，说明在图I数组中使用的鳍片基础熔丝形成过程中的半导体材料。图3是在进一歩处理产生使用在图I数组中的鳍片基础熔丝之后的图2半导体材料透视图。图4是沿着图3的线4-4的横切面图，说明在制造图I数组中使用的鳍片基础熔丝过程中，在所述鳍片端处的进一歩处理。图5是沿着图3的线5-5的横切面图，说明在制造图I数组中使用的鳍片基础熔丝过程中，在主要鳍片中央部的进ー步处理。图6是鳍片的横切面图，说明制造图I数组中使用的鳍片基础熔丝的实施例。图7是鳍片的横切面图，说明制造图I数组中使用的鳍片基础熔丝的实施例。图8是概示方块图，说明散热物基础熔丝与编程装置的电连接。图9与图10是在熔丝被编程电流烧断之后，鳍片基础熔丝的主要鳍片的透视图。具体实施例方式以下的具体实施方式仅用于说明而非用于限制本专利技术的实施例或实施例的应用与使用。如本专利技术中所使用，“举例”一词是指“作为范例或说明”。本专利技术描述的任何实施范例不需要被解读为较佳或优于其它实施方式。再者，本专利技术没有结合前述
、专利技术背景、专利技术概述或以下具体实施例中任何表达的或暗谕的理论。简而言之，在本专利技术中不会详细描述与半导体装置相关的现有技术。特别地，制造以晶体管为基础的半导体中许多步骤是已知的，因此为求简化，许多现有步骤仅简单提及于本专利技术中或是完全省略而不详细提供已知的エ艺。再者，本专利技术描述的各种任务与エ艺步骤可并入非详述于本专利技术中具有其它步骤或功能的更广泛程序或エ艺中。再者，请注意附图并非依照比例制图。本专利技术提供具有鳍片基础熔丝的集成电路以及制造具有鳍片基础熔丝的集成电路的方法。范例制造方法使用现存的技术，产生具有极窄宽度的传导路径，其可用相对低的电流烧断。特别地，所述制造方法利用现存的技术形成宽度仅约10纳米(IOnm)的鳍片。而后所述方法形成传导路径通过选择的鳍片。取决于所选择的形成エ艺，所述传导路径可包括金属硅化物且具有宽度约10纳米(IOnm)至约50纳米(50nm)。由于鳍片本身具有阻抗，所以导入所述传导路径的电流必须通过所述薄金属硅化物，造成硅化物材料的结块与传导路径的开启。因此，较小电流可烧断所述鳍片基础熔丝。 因此，所述方法具有改进的精准度并且对于后端エ艺(BEOL)熔丝制造有耐受性。再者，所 述方法提供改进的熔丝布局区域。參阅图1，根据以下说明的方法，概示方块图说明半导体装置或集成电路10，其包含在半导体基板16上制造的鳍片基础熔丝14的数组12。注意，至少ー其它电路、装置、组件或特征18也形成在半导体基板16上。在较佳实施例中，例如，在共同半导体基板16上，形成至少一晶体管基础装置(例如一或多个NFET装置与/或一或多个PFET装置)。集成电路10亦包含编程装置20、电压产生器22以及熔丝选择与控制组件24。如图I所示，这些组件也可形成在半导体基板16上。编程装置20适合用本文档来自技高网...

【技术保护点】
一种制造集成电路的方法，所述集成电路包含鳍片基础熔丝，所述方法包括：从半导体材料层产生鳍片，其中所述鳍片具有第一端与第二端；在所述鳍片上，从所述第一端至所述第二端形成传导路径；以及电连接所述传导路径至编程装置，所述编程装置可选择性导引编程电流通过所述传导路径，造成所述传导路径中结构改变，增加通过所述传导路径的阻抗。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R·曼，K·梅特拉，A·米塔尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：