本发明专利技术公开了一种集成电路的版图设计方法、版图设计系统和制作方法，包括：设计集成电路的初始拓扑结构和集成电路的每个晶体管的初始尺寸，以及，获取集成电路的每个晶体管的版图效应的相关参数的预设数值范围；对集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，目标版图设计参数包括集成电路的目标拓扑结构和集成电路的每个晶体管的目标尺寸，以及，集成电路的每个晶体管的版图效应的相关参数的目标数值；根据目标版图设计参数，设计满足预设性能的集成电路的目标版图，保证了制作集成电路的良率，改善了现有设计版图时的设计周期长的情况。
【技术实现步骤摘要】
本专利技术涉及集成电路
，更为具体的说，涉及一种。
技术介绍
现今，随着集成电路技术的不断向节点工艺推进，晶体管特征尺寸也有之前微米级上升为纳米级。而由于晶体管尺寸的进一步缩小，晶体管本身的特性受到版图效应(layout dependent effect)的影响更为显著，例如受到讲邻近效应和浅沟槽隔离应力效应等的影响，进而造成集成电路的制作良率低。
技术实现思路
有鉴于此，本专利技术提供了一种，通过在集成电路的版图设计过程中，加入版图效应的相关参数的仿真，得到满足预设良率的目标版图设计参数，进而根据目标版图设计参数的指导设计集成电路的目标版图，以保证后续制作集成电路的达到预期良率。为实现上述目的，本专利技术提供的技术方案如下:一种集成电路的版图设计方法，包括:S1、设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数的预设数值范围；S2、对所述集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数包括所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；S3、根据所述目标版图设计参数，设计满足预设性能的所述集成电路的目标版图。优选的，所述对所述集成电路的每个晶体管的版图效应相关参数的预设数值范围进行前仿真包括:采用机器学习方法，对所述集成电路的每个晶体管的版图效应的相关参数的预设数值范围进行仿真，且对所述相关参数的预设数值范围内的多个数值进行蒙特卡洛统计分析。优选的，所述机器学习方法为神经网络算法或高斯过程。优选的，所述版图效应包括阱邻近效应和浅沟槽隔离应力效应中的至少一种。优选的，所述浅沟槽隔离应力效应的相关参数包括:栅极区第一边界至有源区在相同方向的第一边界之间的距离SA、所述栅极区第二边界至所述有源区在相同方向的第二边界之间的距离SB和所述栅极区内相邻两个栅极之间的距离SD ;其中，所述浅沟槽隔离应力效应的相关参数的预设数值范围为:SA= (l+ra)*SA0;SB = (l+rb)*SBO ;SD = (l+rd)*SDO其中，ra、rb和rd均为相应参数允许变化范围，SAO、SBO和SDO均为相应参数的预设初始数值。优选的，所述步骤S3包括:S31、根据所述目标版图设计参数，设计所述集成电路的初始版图；S32、对所述初始版图进行设计规则检查和版图原理图对比；S33、提取所述初始版图和互连相关参数；S34、对所述集成电路进行后仿真，判断所述初始版图是否满足所述预设性能，若是，则所述后仿真结束，且所述初始版图为所述目标版图；若否，则进入步骤S35 ;S35、判断所述初始版图是否在预设次数之内不满足所述预设性能，若是，则返回步骤S31重新设计所述集成电路的初始版图；若否，则返回步骤SI重新设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺寸。相应的，本专利技术还提供了一种集成电路的版图设计系统，包括:采集模块，所述采集模块用于设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数的预设数值范围；前仿真模块，所述前仿真模块用于对所述集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数包括所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；以及，版图确定模块，所述版图确定模块用于根据所述目标版图设计参数，设计满足预设性能的所述集成电路的目标版图。相应的，本专利技术还提供了一种集成电路的制作方法，所述集成电路的制作方法采用上述的集成电路的版图设计方法所设计的目标版图，制作所述集成电路。相较于现有技术，本专利技术提供的技术方案至少具有以下优点:本专利技术提供的一种，包括:S1、设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数的预设数值范围；S2、对所述集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数包括所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；S3、根据所述目标版图设计参数，设计满足预设性能的所述集成电路的目标版图。由上述内容可知，本专利技术提供的技术方案，通过在集成电路的版图设计过程中，加入版图效应的相关参数的仿真，得到满足预设良率的目标版图设计参数，而后根据目标版图设计参数的指导，设计满足预设性能的集成电路的目标版图，以保证后续制作集成电路的达到预期良率；另外，在集成电路的目标版图设计(即步骤S3)前，对版图效应的相关参数进行仿真，改善了在设计目标版图(即步骤S3)过程中因考虑版图效应而出现加长设计周期的情况。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例提供的一种集成电路的版图设计方法的流程图；图2为本申请实施例提供的一种多个晶体管版图；图3为本申请实施例提供的另一种集成电路的版图设计方法的流程图；图4为本申请实施例提供的一种集成电路的版图设计系统的结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。正如
技术介绍
所述，由于晶体管尺寸的进一步缩小，晶体管本身的特性受到版图效应(layout dependent effect)的影响更为显著，例如受到讲邻近效应和浅沟槽隔离应力效应等的影响，进而造成集成电路的制作良率低。基于此，本申请实施例提供一种集成电路的版图设计方法，通过在集成电路的版图设计过程中，加入版图效应的相关参数的仿真，得到满足预设良率的目标版图设计参数，进而根据目标版图设计参数的指导设计集成电路的目标版图，以保证后续制作集成电路的达到预期良率。具体的，结合图1和图3所示，对本申请实施例提供的集成电路的版图设计方法进行详细的描述。其中，参考图1所示，为本申请实施例提供的一种集成电路的版图设计方法的流程图，版图设计方法包括:S1、设计集成电路的初始拓扑结构和集成电路的每个晶体管的初始尺寸，以及，获取集成电路的每个晶体管的版图效应的相关参数的预设数值范围。具体的，在设计集成电路的版图之前，首先确定所设计集成电路的预设良率，而后在预设良率的基础上确定集成电路的初始拓扑结构本文档来自技高网...
【技术保护点】
一种集成电路的版图设计方法，其特征在于，包括：S1、设计所述集成电路的初始拓扑结构和所述集成电路的每个晶体管的初始尺寸，以及，获取所述集成电路的每个晶体管的版图效应的相关参数的预设数值范围；S2、对所述集成电路的初始拓扑结构、每个晶体管的初始尺寸和每个晶体管的版图效应相关参数的预设数值范围进行前仿真，以得到满足预设良率的目标版图设计参数，所述目标版图设计参数包括所述集成电路的目标拓扑结构和所述集成电路的每个晶体管的目标尺寸，以及，所述集成电路的每个晶体管的版图效应的相关参数的目标数值；S3、根据所述目标版图设计参数，设计满足预设性能的所述集成电路的目标版图。
【技术特征摘要】
【专利技术属性】
技术研发人员：孙建伟，陈岚，王海永，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。