在通孔和刻蚀结构中形成并图案化共形绝缘层的方法技术

使用在掩膜层下形成根切轮廓的刻蚀工艺来形成通孔。通孔涂覆有共形绝缘层，且对结构应用刻蚀工艺以从水平表面去除绝缘层，留下在通孔的竖直侧壁上的绝缘层。通孔的顶部区域在回蚀工艺中受到根切硬掩膜的保护。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于在微电子、纳米电子、微机电系统(MEMS)、纳米机电系统(NEMS)、光学器件及其他类型的器件中的通孔和其它图案化的结构中提供共形的(conformal)电隔离的方法和设备。
技术介绍
对将多个分立的电子器件组合在单个封装中的兴趣导致了用于提供穿过器件的衬底的电触点以允许对这些器件进行三维(3D)堆叠和互连的新方法的研发。不同于多芯片模块(其中器件并列放置且使用顶部表面触点之间的常规引线接合技术形成互连)，穿透衬底的通孔允许对分立器件进行3D堆叠，其中器件之间的电触点穿过衬底而形成。可将微处理器和存储器芯片组合在单个封装中，例如以减少两个分立元件所占据的空间。相对于使用引线接合或其它侧向互连方案互连的并列或侧向封装的器件来说，堆叠配置允许 改善两个或更多个互连的器件之间的信号传输，并相应地减少功率消耗。此外，比起侧向封装器件和使用多个分立器件来说，多个器件的3D封装提供了减小的芯片封装，这是移动电话、上网本和其它要求紧凑的产品尺寸和长电池寿命的便携式电子设备的一个重要考量。其中多个芯片堆叠到一起的系统级封装(System in Package, SiP)架构引导用于生成从衬底的前侧向后侧的互连的处理策略的研发。制造集成策略的一部分是研发用于生成穿过各个器件的衬底以及用作器件之间的中间层的插入机构(interposer)中的通孔的工艺。通孔的主要目的是允许形成传导塞的阵列以在堆叠芯片之间传递电信号。载流的传导塞必须与利用诸如硅的传导性衬底材料(其为电子器件的制造中使用最为广泛的衬底材料)的结构中的衬底绝缘。
技术实现思路
本专利技术解决了本领域中以高通量在刻蚀结构的侧壁上形成共形绝缘层的需求。在一个实施例中，本专利技术允许利用提供高刻蚀速率和扇贝形皱褶的侧壁的循环刻蚀工艺。在现有技术水平下，利用循环和非循环工艺以最小化侧壁粗糙度或扇贝形皱褶度以补偿随后沉积的绝缘层的不充分覆盖。为提供最小侧壁粗糙度而研发的刻蚀工艺典型地较慢，相应地具有较慢的通量。在一个实施例中，本专利技术利用以高刻蚀速率和相应的高产出通量为特征的刻蚀工艺。此外，本领域中现存的方法使用具有低共形度(conformality)的绝缘层，对于这样的绝缘层来说形成连续均匀的侧壁涂层很困难。在一个实施例中，本专利技术利用产生厚度均匀的连续膜的聚合物膜，并且能在无法用现有的绝缘体沉积技术均匀涂覆的刻蚀结构和高深宽比(aspect ratio)的通孔中产生这些涂层。除了使用高通量刻蚀工艺和高度共形膜外，本专利技术实施例中的刻蚀结构还用于形成悬突(overhang)，以及从结构的对于后续处理不需要绝缘层的区域中去除共形地沉积的绝缘层，悬突使得(用于产生通孔或刻蚀结构的)同一掩膜图案能够保护该结构的若无悬突则将容易退化的区域。在一个实施例中，本专利技术的工艺提供一种在制造半导体器件时使用的结构的侧壁上形成绝缘层的方法。在示范工艺中，提供一种方法，用于在带有掩膜的结构中生成预先形成的悬突，用于在结构的内部和掩膜的上方和下方沉积共形膜，以及用于从对于后续处理来说或在某些器件的器件结构中不需要膜的区域中去除共形膜的刻蚀工艺。类似的方法不能用于两种最常见的在半导体器件的制造中使用的绝缘体(即二氧化硅和氮化硅)，因为利用这些膜的膜覆盖的共形度(conformality)不好，并且缺乏用于从复杂的三维结构中选择性地去除这些材料的工艺。在一个实施例中，本专利技术提供用于在刻蚀侧壁上共形地产生沉积的绝缘层的方法，对于刻蚀侧壁来说，大大降低或消除了通孔的刻蚀工艺中在通孔的侧壁上生成低粗糙度的制约。目前使用的方法例如氧化硅层严格贴合侧壁内的在硅中刻蚀通孔的工艺中生成的轮廓。聚对二甲苯涂层以及其它能以高度共形的方式沉积的材料的使用倾向于降低由典型刻蚀工艺产生的粗糙度并允许利用十分积极的刻蚀条件，以相对于不具备和共形膜一样的降低侧壁粗糙度的倾向的绝缘材料来降低加工成本。对于生成粗糙侧壁的工艺，典型的硅刻蚀速率可超过20um/分钟，而对于生成光滑侧壁的工艺，< 5um/分钟。在一个实施例 中，本专利技术的工艺允许但不限于使用更高刻蚀速度的工艺以最大化通量并降低利用本专利技术的工艺的工艺流中的制造成本。本专利技术的工艺的实施例中使用高刻蚀速率工艺的灵活性供引入用于将绝缘层机械锚定到衬底侧壁上以及将传导膜和塞机械锚定到绝缘层上的方式，以克服存在的以下局限材料的膨胀系数的差异的效应、使用本专利技术的技术制造的结构中的膜之间的粘附较差以及可能由本专利技术的工艺之后的器件制造步骤引起的膜性质的改变。在目前的技术水平下，除了最小化刻蚀工艺中的侧壁粗糙度以最小化在随后形成的绝缘层中的粗糙度的形成的努力，一般还采取预防措施以最小化掩膜层的根切，同时导致处理成本增加。不生成或基本不生成根切的工艺典型地更慢并且因此而成本更高。掩膜的根切使氧化硅涂层的实现变复杂，因为这些涂层的所观察到的共形度更低并且不能用常用的沉积这些膜的方法来涂覆腔或根切结构。在本专利技术的实施例中，掩膜的受控根切是该本专利技术的工艺的关键要素。可利用生成高刻蚀速率的迅速刻蚀步骤以最小化整体处理时间，并利用能轻易填充本专利技术的工艺中需要的腔和根切结构的共形膜。有意根切掩膜产生允许从掩膜30的边缘和顶部处的刻蚀结构40的外侧的区域中去除共形膜(尤其是聚对二甲苯)有利和必需的几何形状，而不需要再掩膜的步骤。在从后续处理不需要共形膜的区域中去除共形膜的回蚀(etchback)步骤150期间，根切掩膜保护绝缘层和衬底之间的界面的方式不能用目前的处理方法获得。在一个实施例中，重复使用掩膜层30以通过最初用以在衬底刻蚀工艺中限定刻蚀结构40的同一掩膜来保护绝缘侧壁层20，有益于降低制造工艺中的步骤的数目以及降低制造成本。使用掩膜层30来保护侧壁50上的绝缘侧壁20，同时允许从掩膜层30的顶部中、从特征部40的顶部处的掩膜开口内的区域中，并且在一些实施例中在后续处理不需要绝缘层的区域中从刻蚀结构40的底部处的水平表面52中，去除绝缘层20。在一个实施例中，在回蚀步骤150之后，不需要去除掩膜层30。在成品器件中，掩膜层30可用作与绝缘层20 —体的绝缘层。该附加的重复使用进一步降低了制造成本。附图说明图I为显示进行以下步骤之后的横截面视图的本专利技术的工艺的实施例1a)提供图案化结构，Ib)共形膜沉积，以及Ic)共形涂层的回蚀；图2为本专利技术的工艺的工艺序列；图3为聚对二甲苯沉积模块的示意图；图4为刻蚀结构的横截面，其中本专利技术的工艺的实施例用来生成绝缘侧壁层；图5为本专利技术的工艺的另一实施例；图6为适用于本专利技术的工艺的刻蚀通孔结构的各种横截面； 图7为在共形绝缘体沉积步骤之后通孔结构的横截面；图8为绝缘层的共形度的实例；图9为使用本专利技术的工艺形成的具有绝缘侧壁的通孔；图10为本专利技术的工艺的优选实施例；图11为用于去除共形介电层的各向异性刻蚀的实例；以及图12为刻蚀结构的横截面，其中使用本专利技术的工艺的实施例来生成绝缘的侧壁层(被示出为具有机械锚定的绝缘体层和填充料)。具体实施例方式引言图I和图2中提供了本专利技术的工艺的实施例102。图I中显示了刻蚀结构历经本专利技术的工艺中的步骤的进程。图2中显示图I中示出的步骤的相应的工艺流程。在本专利技术的实施例102中，如图Ia所示提供101具有本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.02.25 US 12/712,3391.一种在衬底上形成结构的方法，包括 a.在衬底上刻蚀出通孔或槽图案，所述通孔或槽图案包括位于侧壁上的悬突；以及 b.沉积出涂覆在所述悬突的部分底面的上和所述侧壁上的介电层。2.根据权利要求I的方法，进ー步包括在刻蚀所述通孔或槽图案前，在所述衬底上形成掩模图案。3.根据权利要求I的方法，其中，所述刻蚀エ艺包括用于形成所述悬突的各向同性刻蚀。4.根据权利要求I的方法,其中，所述刻蚀エ艺包括等离子体刻蚀、激光刻蚀、湿法刻蚀、离子铣削和反应性离子铣削中的至少ー种。5.根据权利要求I的方法，其中，所述介电层形成涂覆在所述悬突和所述侧壁上的共形层。6.根据权利要求I的方法，其中，所述介电层提供具有比在刻蚀之后侧壁的表面光滑的表面的侧壁。7.ー种方法，包括 a.提供具有通孔或槽图案的衬底，所述通孔或槽图案包括位于侧壁上的悬突； b.沉积出涂覆在所述悬突的底面的部分上和所述侧壁上的介电层；以及 c.各向异性地刻蚀所述介电层。8.根据权利要求7的方法，其中，所述悬突由掩模层以及各向同性刻蚀エ艺形成。9.根据权利要求7的方法，其中，所述介电层形成涂覆在所述悬突和所述侧壁上的共形层。10.根据权利要求9的方法，其中，所述悬突阻挡所述各向异性刻蚀去除涂覆在所述侧壁上的部分介电层。11.根据权利要求7的方法，其中，所述介电层沉积エ艺包括化学气相沉积、电化学沉积、等离子体增强化学气相沉积、原子层沉积、纳米层沉积、旋涂沉积和物理气相沉积中的至少ー种。12.根据权利要求7的方法，其中，所述介电层包括聚对ニ甲苯层。13.根据权利要求7的方法，进ー步包括在沉积所述介电层之前，沉积ニ氧化硅层。14.根据权利要求7的方法，其中，所述各向异性刻蚀去除所述通孔或槽图案的顶部表面处的介电层。15.根据权利要求7的方法，其中，所述悬突由掩模层形成，并且其中，所述各向异性刻蚀去除所述通孔或槽图案的顶部表面处的介电层以及涂覆在所述掩模层的侧壁上的部分介电层。16.根据权利要求7的方法，其中，所述悬突由掩模层形成，并且其中，所述各向异性刻蚀去除涂覆在所述掩模层的侧壁上的介电层。17.根据权利要求7的方法，其中，所述悬突由掩模层形成，并且其中，所述各向异性刻蚀去除位于所述掩模的开ロ内部的介电层以及所述掩模的开口下方的部分介电层。18.根据权利要求7的方法，其中，所述各向异性刻蚀去除所述各向异性刻蚀通孔或槽图案的顶部表面处的介电层以及底部表面处的部分或全部介电层。19.根据权利要求7的方法，其中，所述悬突由掩模层形成，并且其中，所述各向异性刻蚀去除所述通孔或槽图案的顶部表面处的介电层、涂覆所述掩模层的侧壁的介电层以及所述通孔或槽图案的底部表面处的介电层。20.根据权利要求7的方法，其中，所述悬突由掩模层形成，并且其中，所述各向异性刻蚀去除所述通孔或槽图案的顶部...

【专利技术属性】
技术研发人员：罗伯特·迪蒂奇奥，
申请(专利权)人：SPTS科技有限公司，
类型：
国别省市：