包含阻障件抛光停止层的集成电路及其制造方法技术

本发明专利技术提供一种包含阻障件抛光停止层的集成电路及其制造方法，其中，提供一种用来制作集成电路的方法的实施例，作为集成电路的实施例。在一实施例中，该方法包含在半导体装置上方沉积层间介电层、在该层间介电层上方沉积阻障件抛光终止层以及图案化至少该阻障件抛光终止层及该层间介电层，以在其中创造多个蚀刻特征。铜是镀覆在该阻障件抛光终止层上方并且进入该多个蚀刻特征中，以产生上覆该阻障件抛光终止层的铜过载，及在该层间介电层及阻障抛光终止层中产生多个导电互连特征。抛光该集成电路，以去除该铜过载，并暴露该阻障件抛光终止层。

【技术实现步骤摘要】

本专利技术大体上涉及半导体装置制作工艺，且特别是涉及用于制造包含阻障件抛光终止层(barrier polish stop layer)的集成电路的方法、以及依据这种方法所产生的集成电路。
技术介绍
在前段(front end-of-the-line)工艺期间，多个半导体装置(例如，晶体管、电阻器、电容器、及类似者)是形成在半导体晶片(semiconductor wafer)上。在后段(BackEnd-of-the-Line, BeoL)工艺期间，该半导体装置彼此互连，以在该晶片上形成多个集成电路，该多个集成电路接着在晶片切割期间，被分离成个别晶粒(die)。通过于后段工艺期间在该半导体装置上方所依序沉积的多个介电层中形成电性导电特征(例如，互联机及导 电接触或插塞(插塞))，以完成该半导体装置的互连。举例来说，接触开孔是在直接沉积在该半导体装置上方的该第一介电层(通常称为“前金属介电层(pre-metal dielectriclayer)”)中加以蚀刻，导电材料(例如，钨)是沉积进入该接触开孔，而该过剩的导电材料则通过化学机械平坦化加以去除，以产生多个导电接触或插塞，该多个导电接触或插塞是埋置于该前金属介电层中，并且与该半导体装置的电性作用组件(例如，掺杂区域、栅极电极，等等)作欧姆接触(ohmic contact)。类似地,在制作该后段金属阶层(metal level)期间，接触开孔及沟槽是在各个层间介电(inter-level dielectirc,简称ILD)层及形成在各个层间介电层上方的牺牲盖层内加以蚀刻，以铜(或其它导电材料)加以填充，并且，去除该过剩的铜，以生产出电性互连至该集成电路的该半导体装置的多个导电互连特征。在金属化各个后段金属阶层后，通常实施化学机械平坦化(chemical mechanicalplanarization,简称CMP)抛光工艺，以从该新近图案化的层间介电层上方，去除该过剩的铜。该抛光工艺通常是以多个连续阶段加以实施，并结束于阻障件抛光阶段，其中，该牺牲盖层、连同该层间介电层的上部分及该互连特征予以去除，以赋予该层间介电层实质平坦的上表面。如传统上所实施的，该阻障件抛光是以足以确保完全去除该盖层的固定时间长度加以实行。然而，当重复实施该阻障件抛光的抛光时间长度均保持一致时，材料去除率通常不会一致，这是因为抛光消耗品的化学行为及该CMP工具化中无可避免的差异(例如，抛光及去除率的变异)。因此，从该层间介电层及从该互连特征去除的厚度、并因此该层间介电层及互连特征的后-CMP厚度，可在该阻障件抛光工艺的重复间显着地变化。这种在该层间介电层及互连特征的该后-CMP厚度后的变化，导致金属化层电阻的相关大变化，该大变化在较小装置(例如，产生不大于32纳米的半导体的电路设计)及整体晶片对晶片、批次对批次和晶片中晶片均匀性中不希望的减少，特别显出问题。因此，将希望提供集成电路制作方法的实施例，其中，在该后金属化抛光工艺的整个连续重复中，层间介电及互连特征厚度均一致地维持在相当窄范围内，以改进晶片对晶片、批次对批次、及晶片中晶片均匀性。也将希望提供依据这种制作方法所产生的集成电路的实施例。本专利技术的其它希望特征及特性，从接下来的详细描述及附加权利要求书、连同附随的图式及前述的
技术介绍
，将变得明显。
技术实现思路
提供一种用来制作集成电路的方法的实施例。在一个实施例中，该方法包含在半导体装置上方沉积层间介电(ILD)层、在该层间介电层上方沉积阻障件抛光终止层、及图案化至少该阻障件抛光终止层和该层间介电层，以在其中创造多个蚀刻特征。在该阻障件抛光终止层上方镀覆进入该多个蚀刻特征的铜，以产生上覆该阻障件抛光终止层的金属过载(metal overburden)，及在该层间介电层及阻障件抛光终止层中产生多个导电互连特征。抛光该集成电路，以去除该金属过载及暴露该阻障件抛光终止层。换言之，提供一种用于制造集成电路的方法，包含在半导体装置上方沉积层间介电层在该层间介电层上方沉积阻障件抛光终止层；图案化至少该阻障件抛光终止层及该层间介电层，以在其中创造多个蚀刻特征；在该阻障件抛光终止层上方镀覆进入该多个蚀刻特征的金属，以产生上覆该阻障件抛光终止层的金属过载、及在该层间介电层及阻障件抛光终止层中产生多个导电互连特征；以及抛光该集成电路，以去除该金属过载及暴露该阻 障件抛光终止层。另外，提供一种制造集成电路的方法，包含提供部分制作的集成电路，该集成电路包含半导体装置、上覆该半导体装置的层间介电层、上覆该层间介电层的盖层、及位于该层间介电层与该盖层间的阻障件抛光终止层；形成多个通过该盖层、该阻障件抛光终止层及该层间介电层的接触开孔；在该盖层上方镀覆进入该多个接触开孔的铜，以产生上覆该盖层的铜过载、以及产生多个延伸通过该盖层、该阻障件抛光终止层及该层间介电层的铜接触；以及对该部分制作的集成电路实施化学机械平坦化工艺，以去除该铜过载、该盖层及一部分该阻障件抛光终止层，但保留大部分该阻障件抛光终止层及整个该层间介电层不被处理。进一步提供集成电路的实施例。在一个实施例中，该集成电路包含半导体晶片、形成在该半导体晶片上的多个半导体装置、形成在该多个半导体装置上方的前金属介电层、及形成在该前金属介电层上方的多个金属阶层。该多个金属阶层的至少一金属阶层包含层间介电(ILD)层、形成在该层间介电层上方的阻障件抛光终止层、形成在该阻障件抛光终止层上方的蚀刻终止层、及形成通过该层间介电层及该阻障件抛光终止层的多个导电互连特征。附图说明本专利技术将连同接下来的图式加以描述，其中，相同的编号代表相同的组件，并且，其中图I为包含多个阻障件抛光终止层且依据此处所描述的半导体制作工艺的范例实施例所产生的集成电路的一般化剖面视图；以及图2-图9为包含在图I所显示的该集成电路于各种制造阶段内、并依据此处所描述的半导体制作工艺的范例实施例所例示的第一及第二金属阶层的简化剖面视图。主要组件符号说明20集成电路22半导体晶片24半导体装置26层28前金属介电层30第一金属阶层层间介电层34、44、56阻障件抛光终止层36Mi蚀刻终止层38类似的工艺流程40终端金属阶层42、54、78层间介电层46盖层5(^金属阶层52、64导电接触58牺牲盖层60接触开孔62金属层 66金属过载74上表面76蚀刻终止层80厚度P1抛光工艺的第一阶段P2抛光工艺的第二阶段P2抛光工艺的第三及最终阶段具体实施例方式接下来的具体实施方式在本质上仅作为范例之用，而并不打算用来限制本专利技术或本专利技术的应用及用途。此外，没有企图要被前述的
技术介绍
、
技术实现思路
及具体实施方式中出现的明示或暗示的理论加以限制。特定的术语可出现在接下来的具体实施方式中，用来描述结构性组件的方向及方位。这种术语在此处所使用的目的仅作为参考，而不打算用作限制。举例来说，“较高”、“较低”、“上方”及“下方”等术语是指接下来参考的图式中的方向及相对方位。这些及类似的术语在此处可用来描述一致、但任意参考框架内的特征或组件的方向及/或位置，其可通过参考描述所讨论的组件、装置及/或工艺的文字及相关图式，而变得清楚。就这方面而言，“上方”术语、“上覆”术语、及类似的术语，是用来指示两个结构性组件或层间的相对位置，而本文档来自技高网...

【技术保护点】
一种用于制造集成电路的方法，包含：在半导体装置上方沉积层间介电层；在该层间介电层上方沉积阻障件抛光终止层；图案化至少该阻障件抛光终止层及该层间介电层，以在其中创造多个蚀刻特征；在该阻障件抛光终止层上方镀覆进入该多个蚀刻特征的金属，以产生上覆该阻障件抛光终止层的金属过载、及在该层间介电层及阻障件抛光终止层中产生多个导电互连特征；以及抛光该集成电路，以去除该金属过载及暴露该阻障件抛光终止层。

【技术特征摘要】
2011.06.17 US 13/163,4951.一种用于制造集成电路的方法，包含 在半导体装置上方沉积层间介电层； 在该层间介电层上方沉积阻障件抛光终止层； 图案化至少该阻障件抛光终止层及该层间介电层，以在其中创造多个蚀刻特征； 在该阻障件抛光终止层上方镀覆进入该多个蚀刻特征的金属，以产生上覆该阻障件抛光终止层的金属过载、及在该层间介电层及阻障件抛光终止层中产生多个导电互连特征；以及 抛光该集成电路，以去除该金属过载及暴露该阻障件抛光终止层。2.根据权利要求I所述的方法，进一步包含在该阻障件抛光终止层上方沉积盖层。3.根据权利要求2所述的方法，其中，图案化包含图案化至少该盖层、该阻障件抛光终止层及该层间介电层，以在其中创造多个蚀刻特征；并且其中，抛光包含抛光该集成电路，以去除该金属过载及该盖层。4.根据权利要求2所述的方法，其中，沉积阻障件抛光终止层包含通过在抛光期间沉积材料以在该层间介电层上方形成阻障件抛光终止层，该材料的去除率小于该盖层的去除率。5.根据权利要求I所述的方法，其中，抛光包含化学机械平坦化该集成电路，以去除该金属过载及一部分该阻障件抛光终止层。6.根据权利要求5所述的方法，其中，化学机械平坦化包含化学机械平坦化该集成电路，以从该阻障件抛光终止层去除少于大约10纳米厚度的该金属过载。7.根据权利要求I所述的方法，其中，在该层间介电层上方沉积阻障件抛光终止层包含沉积厚度介于大约10纳米至大约30纳米的阻障件抛光终止层。8.根据权利要求I所述的方法，其中，沉积阻障件抛光终止层包含通过沉积材料以在该层间介电层上方形成阻障件抛光终止层，该材料选自由超低介电系数材料及含氧化物材料所组成的群组。9.根据权利要求I所述的方法，其中，沉积阻障件抛光终止层包含通过沉积材料以在该层间介电层上方形成阻障件抛光终止层，该材料的碳含量大于大约百万分之150。10.根据权利要求9所述的方法，其中，沉积该阻障件抛光终止层包含通过沉积材料以在该层间介电层上方形成阻障件抛光终止层，该材料的碳含量小于大约百万分之300。11.根据权利要求8所述的方法，其中，沉积阻障件抛光终止层包含利用包含甲基二乙氧基硅烷的前驱物材料以在该层间介电层上方形成阻障件抛光终止层。12.根据权利要求8所述的方法，其中，在该层间介电层上方形成阻障件抛光终止层包含利用包含甲基二乙氧基硅烷的前驱物材料以在该层间介电层上方形成阻障件抛光终止层，该甲基二乙氧基硅烷以选择的...

【专利技术属性】
技术研发人员：E·R·弗特奈尔，C·彼得斯，J·海因里希，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：