一种背面硅通孔制作方法技术

本发明专利技术提供了一种背面硅通孔制作方法，提供具有衬底和半导体器件层的晶片，所述半导体器件层位于所述衬底的晶片器件面上，所述半导体器件层中包括半导体器件，与半导体器件电接触的钨栓塞，及位于所述钨栓塞上方且与之相连的铝连线，该方法包括：从所述衬底的晶片背面依次刻蚀所述衬底和半导体器件层，以所述铝连线作为刻蚀停止层，形成与所述铝连线相通的硅通孔后，在硅通孔中填充金属形成导电通孔。本发明专利技术提出的背面硅通孔制作方法以半导体器件层中的铝连线作为硅通孔的刻蚀停止层和硅通孔中形成导电通孔的电连接点，避免了以金属互连层中的金属衬垫或者延伸金属衬垫作为导电通孔的电连接点时无法准确定位硅通孔位置以及刻蚀穿通问题。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造方法，特别涉及。
技术介绍
目前，半导体集成电路(IC)制造主要在硅衬底的晶片(wafer)器件面上生长半导体器件并进行互连。半导体器件制作在器件层中，以金属氧化物半导体场效应管(MOSFET)器件为例，MOSFET器件的主要结构包括有源区、源极、漏极和栅极，其中，所述有源区位于硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区分别进行离子注入后形成源极和漏极，所述栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据MOSFET器件的工作原理，必须通过对MOSFET的源极、栅极和漏极分别施加不同的电压实现MOSFET器件的导通和关闭，因此在NOSFET器件的主要结构制作完成后，还要在器件层中制 在MOSFET器件所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为NOSFET器件之间的信号传输提供物理保证。金属互连层的制作称为金属互连层工艺(BEOL)。现有技术中，BEOL通常是指在金属间电介质(MD)中刻蚀通孔(via)和沟槽(trench)并在其中填充金属形成金属连线和金属衬垫(metal pad),其中，IMD用于metal pad和金属连线在金属互连层中的电绝缘，由金属连线将不同MOSFET器件的栅极、源极或者漏极连接到同一 metal pad。随着半导体IC制造技术的发展,基于娃通孔(TSV, Through Silicon Via)技术的三维封装技术大大减小了半导体器件尺寸。但是，半导体器件尺寸的进一步缩小，对TSV尺寸也要求也越来越高。传统TSV是从衬底的晶片器件面开始向晶片背面刻蚀，但这种方法由于在衬底中没有刻蚀停止层，使在衬底中形成的TSV深度不均匀，从而导致晶片背面的衬底表面化学机械研磨(CMP,Chemical Mechanical Polishing)控制困难。为了克服上述问题，出现了。下面详细说明现有技术中采用背面硅通孔制作方法。图I为现有技术中背面硅通孔制作方法步骤流程图，结合图2 图8所示的现有技术中MOS器件的背面硅通孔结构简化剖面示意图，说明现有技术中背面硅通孔制作方法的具体步骤。步骤101，硅衬底201的晶片器件面201a依次沉积的介电层202和多晶硅层203后，制作MOSFET器件，得到如图2所示的结构；此步骤中，衬底可以是半导体衬底，例如，硅衬底，当然也可以是包括III族、IV族和/或V族元素的半导体衬底；介电层202可以是二氧化硅、二氧化硅-氮化硅-二氧化硅(ONO)，也可以是其他电介质，本实施例以二氧化硅为例。本步骤中还包括在硅衬底201中制作源极和漏极，在介电层202中制作栅氧化层以及在多晶硅层203中制作栅极(图中未画出源极、漏极、栅极和栅氧化层)，从而得到MOSFET器件结构，具体制作步骤和方法为现有技术，不再赘述。步骤102，在MOSFET器件上方制作铝连线304和钨栓塞303 ；本步骤中，首先在MOSFET器件表面沉积第一层间介质(ILD) 301，然后在第一 ILD301中刻蚀第一通孔(via)，第一通孔分别与有源区的源极、漏极和/或栅极位置对应，本实施例的第一通孔位于栅极上方，也就是以多晶硅层203为刻蚀停止层。为了后续制作钨栓塞303与有源区的源极、漏极和/或栅极形成良好的欧姆接触降低电阻，在形成第一通孔之后，还可以在第一通孔露出的源极、漏极和/或栅极表面形成金属硅化物(silicide)(图中未画出)，接着在第一通孔中填充金属钨(Wu)或者钛钨合金(TiWu)形成钨栓塞303 ;然后在第一 ILD 301表面沉积第二 ILD 302，在第二 ILD 302中刻蚀第一沟槽(trench)，由第一沟槽连接需要互连的钨栓塞303，随后在第一沟槽中填充金属铝(Al)形成铝连线304。由于在第一通孔和第一沟槽中填充的金属会同时覆盖第一 ILD 301和第二 ILD302表面，因此本步骤中还包括化学机械研磨(CMP)去除第一 ILD 301和第二 ILD302表面覆盖的金属，从而分别露出第一 ILD 301和第二 ILD302，仅保留第一通孔内的金属钨或者钛钨合金，以及第一沟槽中的金属铝，得到如图3所示的结构，包括硅衬底201、由介电层202、多晶硅层203、 第一 ILD 301、第二 ILD302、以及第二 ILD302中的铝连线304和第一 ILD 301中的钨栓塞303组成的MOSFET器件层305。至此，MOSFET器件层305制作完毕。步骤103，MOSFET器件层305上方依次制作第一金属互连层(metal) 410，得到如图4所示的结构，包括硅衬底201、第一金属互连层410和MOSFET器件层305 ；本步骤中，制作完成的第一金属互连层410中包括第一 IMD411、第一 metal pad413、第一金属连线412和延伸金属衬垫414,延伸金属衬垫414可以视为第一 metal pad413向切割道区域的延伸，延伸金属衬垫414和第一metal pad 413同时制作，与第一metalpad 413 一样通过第一金属连线412与铝连线304电连接。本实施例中，仅以第一金属互连层410为例对现有技术中的金属互连层工艺方法进行说明，第一金属互连层410在实际应用中可为任意一层金属互连层。首先在MOSFET器件层305上沉积第一 MD411，沉积第一 MD411之前还可以先在MOSFET器件层305上沉积氮化硅(Si3N4)作为后续步骤中刻蚀第一 MD411的停止层。本步骤中，第一 MD411为二氧化硅(SiO2)，在第一 MD411上还可以沉积硅的氧化物(TEOS)作为后续刻蚀和去胶(ashing)步骤中第一 MD411的保护层。然后，光刻和刻蚀第一 MD411，形成穿透第一 MD411的第二通孔和位于第二通孔上方具有较大开口宽度的第二沟槽，其中，第二通孔位于铝连线304上方，第二沟槽不仅位于main chip，还有可以有一部分位于切割道区域，位于切割道区域的第二沟槽在填充金属后成为延伸金属衬垫414，延伸金属衬垫414的长度范围在20到40微米，作为后续从晶片背面刻蚀硅通孔(TSV)的刻蚀停止层；接着，在第二通孔、第二沟槽和第一 MD411表面沉积扩散阻挡层，沉积扩散阻挡层的目的是防止后续步骤填充在沟槽和通孔中的金属铜散落扩散至第一 MD411，采用物理气相沉积(PVD)工艺沉积扩散阻挡层；最后，由PVD工艺在扩散阻挡层上沉积铜籽晶层，采用电化学镀工艺(ECP)在沟槽和通孔中生长金属铜后，将金属铜、铜籽晶层和扩散阻挡层通过CMP抛光至第一 MD411的表面，形成第一金属互连层410。其中，填充金属铜的沟槽成为第一 metal pad 413和延伸金属衬垫414，填充金属铜的通孔成为第一金属连线412。步骤104，化学机械研磨(CMP)硅衬底201的背面201b，得到CMP后硅衬底201’，如图5所示，CMP的作用是使随后在硅衬底201的背面201b刻蚀硅通孔步骤更容易进行；CMP后的CMP后硅衬底201’的厚度要满足坚固性和耐磨性的要求，一般来说，CMP后硅衬底201’的厚度范围最好控制在50微米到200微米之间。步骤105，从延伸金属衬垫414位置对应的C本文档来自技高网...

【技术保护点】
一种背面硅通孔制作方法，提供具有衬底和半导体器件层的晶片，所述衬底具有晶片器件面和与其相对的晶片背面，所述半导体器件层位于所述衬底的晶片器件面上，所述半导体器件层中包括半导体器件，与半导体器件电接触的钨栓塞，及位于所述钨栓塞上方，与所述钨栓塞相连的铝连线，其特征在于，该方法包括：从所述衬底的晶片背面依次刻蚀所述衬底和半导体器件层，以所述铝连线作为刻蚀停止层，形成与所述铝连线相通的硅通孔；所述硅通孔中填充金属形成导电通孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁万春，刘国安，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：