金属栅极和MOS晶体管的形成方法技术

一种金属栅极和MOS晶体管的形成方法。其中金属栅极的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。本发明专利技术有效防止金属栅极间桥接的现象，提高了半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及金属栅极和MOS晶体管的形成方法。
技术介绍
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之増加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供ー种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”エ艺为形成金属栅极的ー个主要エ艺。在美国专利US6664195中提供了ー种使用“后栅极”エ艺形成金属栅极的方法，包 括提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨エ艺(CMP);除去所述替代栅结构后形成沟槽；通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。实际应用中发现，通过上述技术方案形成的金属栅极过程中，其两侧的层间介质层中会出现凹陷，金属易进入凹陷中，造成金属残留，导致后续产生金属桥接，使器件电性能变差。
技术实现思路
本专利技术解决的问题是提供ー种金属栅极和MOS晶体管的形成方法，防止层间介质层上产生金属残留。为解决上述问题，本专利技术ー种金属栅极的形成方法，包括提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。可选的，所述阻挡层的材料为氮化硅或氮氧化硅。可选的，所述层间介质层的材料为氧化硅或氮氧化硅或正硅酸こ酯。可选的，刻蚀阻挡层采用的是干法刻蚀法，刻蚀气体是CH3F和O2和Ar。可选的，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是5 30。可选的，形成所述阻挡层的方法为物理气相沉积法或化学气相沉积法。可选的，刻蚀层间介质层的方法为干法刻蚀法，刻蚀气体是C4F6和O2和Ar。可选的，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是I : I。可选的，刻蚀层间介质层和刻蚀阻挡层在同一刻蚀机台内进行。可选的，沟槽内填充的金属层为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。本专利技术还提供一种MOS晶体管的形成方法，包括提供衬底，在所述衬底表面形成有替代栅极结构，所述衬底上和替代栅极结构周围形成有阻挡层；以替代栅极结构和替代栅极结构两侧的阻挡层为掩膜，在衬底内形成源/漏极；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。与现有技术相比，本专利技术具有以下优点本专利技术技术方案先刻蚀层间介质层至露出替代栅极结构上的阻挡层后，再将替代栅极结构表面的阻挡层刻蚀去除。避免了同时对层间介质层和阻挡层进行CMP工艺，由于速率比不同，而在层间介质层上出现凹陷，有效防 止金属栅极间桥接的现象，提高了半导体器件的性能。进一步，在刻蚀层间介质层至露出替代栅极结构上的阻挡层后，再将替代栅极结构表面的阻挡层刻蚀去除。在刻蚀层间介质层时，采用的刻蚀气体刻蚀阻挡层和层间介质层的比例是I : 1，在刻蚀完层间介质层时，使层间介质层和阻挡层在同一平面；在刻蚀阻挡层时，刻蚀气体刻蚀阻挡层和层间介质层的比例是5 30由于具有较高的选择比，在刻蚀阻挡层时对层间介质层不会有任何影响，更不会在层间介质层上出现凹陷，有效防止金属栅极间桥接的现象，提高了半导体器件的性能。进一步，刻蚀层间介质层和刻蚀阻挡层在同一刻蚀机台内进行，在刻蚀不同膜层时采用不同的刻蚀条件。工艺步骤减少，效率提高。附图说明图I至图5是现有技术形成金属栅极的示意图；图6是本专利技术形成金属栅极的具体实施方式流程示意图；图7至图13为本专利技术形成包含金属栅极的晶体管的结构示意图。具体实施例方式专利技术人制作如图I至图5所示的金属栅极，其中图I中可以看出，在半导体衬底100内形成有隔离区112及位于隔离区之间的有源区；在有源区的半导体衬底100上依次形成替代栅介电层101和替代栅电极层102，所述替代栅介电层101和替代栅电极层102构成替代栅极结构。如图2所示，在半导体衬底100上以及所述替代栅极结构周围形成阻挡层106，所述阻挡层106的材料为氮化硅。如图3所示，在所述阻挡层106上形成层间介质层110，所述层间介质层110覆盖所述替代栅极结构；所述层间介质层110的材料为氧化硅。如图4所示，采用化学机械研磨法平坦化层间介质层113至露出替代栅极结构顶部。专利技术人发现由于层间介质层110和阻挡层106的材料不同，因此在研磨时会造成对层间介质层110和阻挡层106的研磨速率不同，在研磨完阻挡层106时，会对层间介质层110产生过研磨，使层间介质层110内产生凹陷109。如图5所示，用干法刻蚀法或湿法刻蚀法刻蚀去除替代栅电极层和替代栅介电层，形成沟槽；在所述沟槽内的半导体衬底100上形成栅介质层114 ;用化学气相沉积法在层间介质层110上形成金属层，且将金属层填充满沟槽；接着，用化学机械研磨法研磨金属层至露出层间介质层110，形成金属栅极116，所述金属栅极116与栅介质层114构成金属栅极结构。由于在层间介质层110中存在凹陷，因此在形成及研磨金属层形成金属栅极时，会在凹陷内也会形成金属残留118 ;进而会在后续金属连线过程中发生金属桥接，导致器件电性能及可靠性变差。为解决上述问题，本专利技术实施方式提供ー种金属栅极的形成方法，执行步骤S11，提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；执行步骤S12，在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；执行步骤S13，刻蚀层间介质层至露出替代栅极结构上的阻挡层；执行步骤S14，刻蚀阻挡层至露出替代栅极结构表面；执行步骤S15，以层间介质层为掩膜，去除替代栅极结构，形成沟槽；执行步骤S16，在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；执行步骤S17，研磨金属层至露出层间介质层，形成金属栅极。本专利技术实施方式还提供ー种MOS晶体管的形成方法，包括提供衬底，在所述衬底表面形成有替代栅极结构，所述衬底上和替代栅极结构周围形成有阻挡层；以替代栅极结构和替代栅极结构两侧的阻挡层为掩膜，在衬底内形成源/漏扱；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。为使本本文档来自技高网...

【技术保护点】
一种金属栅极的形成方法，其特征在于，包括：提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：