导电接触物的制造方法技术

一种导电接触物的制造方法，包括：提供半导体基板，其具有位于第一区内的闸结构与一对第一导电区，及位于第二区的一对第二导电区与隔离组件及位于其上的第一介电层及第二介电层；在第一区内的半导体基板上形成第三介电层及第四介电层；在第二区内的第二介电层上形成具有第一开口的图案化罩幕层；蚀刻第一区内的第三介电层与第四介电层及第二区内由图案化罩幕层的第一开口所露出的第三介电层与第四介电层；在第一导电区上形成第一导电半导体层，及在隔离结构的顶面上及部份第二导电区的该顶面上形成第二导电半导体层；在半导体基板上形成第五介电层；在第二区内的第五介电层内形成第三开口；以及在第三开口内形成导电层。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构的制造方法，且特别涉及具有较低接触电阻值(reduced contact resistance)的一种。
技术介绍
近年来，随着半导体装置尺寸越来越小，组件的集成度也越来越高。因此，半导体装置内的导电接触物的尺寸也更为缩减了。因此，形成位于半导体基板内的导电区与位于层间绝缘层上的导线层之间的该层间绝缘层内的为当今半导体制作中众多重要技术之一。而随着集成电路装置内组件集成度的增加，形成在此层间绝缘层内的导电接触物的接触电阻值也随着导电接触物的尺寸缩减而增加。因此，需要发展出具有较低接触电阻值的一种，以用于尺寸更为缩减的半导体装置。
技术实现思路
依据一实施例，本专利技术提供了一种，包括提供半导体基板，其上定义有第一区与第二区，在该第一区内的该半导体基板上形成有闸结构，并在该第一区内的该半导体基板内形成有一对第一导电区，以及在该第二区内的该半导体基板内形成有一对第二导电区与一隔离组件，在该第二区内的该半导体基板上形成有第一介电层及第二介电层，其中该对第一导电区形成于该闸结构的对称侧的该半导体基板内，而该隔离组件隔离了该对第二导电区；在该第一区内的该半导体基板上顺应且依序形成第三介电层及第四介电层；在该第二区内的该第二介电层上形成具有第一开口的图案化罩幕层，其中该第一开口大体位于该隔离组件上；施行蚀刻制程，回蚀刻该第一区内的该第三介电层与该第四介电层，以及蚀刻该第二区内由该图案化罩幕层的该第一开口所露出的该第三介电层与该第四介电层，进而在该第一区内的该闸结构的对称侧壁上形成复合间隔物及在该第二区内的该第一介电层与该第二介电层内形成第二开口，其中形成于该第一介电层与该第二介电层内的该第二开口露出了该隔离组件的顶面及部份露出该对第二导电区的顶面；移除该图案化罩幕层；施行磊晶程序，在该对第一导电区上形成第一导电半导体层，在该隔离结构的该顶面上及由该第二开口所部份露出的该对第二导电区的该顶面上形成第二导电半导体层；在该第一与该第二区内的该半导体基板上坦覆地形成第五介电层；在该第二区内的该第五介电层内形成第三开口，露出该第二导电半导体层的顶面；以及在该第三开口内形成导电层，覆盖该第二导电半导体层且填满该第三开口。为使本专利技术的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明。附图说明图1-6为一系列示意图，显示了依据本专利技术的一实施例的一种；以及图7-12为一系列剖面图，显示了依据本专利技术的另一实施例的一种。主要组件符号说明100、200 半导体基板；102、202 隔离组件；104、204 导电区；106、108、206、208 介电层； 110、210 闸介电层；112、212 闸电极；114、214 罩幕层；116、216 导电区；118、120、218、220 介电层；118a、120a、218a、220a 经图案化的介电层；122 蚀刻程序；124 复合间隔物；126 磊晶程序；128 导电半导体层；130 沉积程序；132 介电层；134 蚀刻程序；136 开口；138 导电接触物；218、220 介电层；222 图案化罩幕层；224 开口；226 蚀刻程序；228 复合间隔物；230 开口；232 磊晶程序；234、236 导电半导体层；238 沉积程序；240 介电层；242 蚀刻程序；244 开口；246 导电层；G 闸结构；A、B 区域；W 宽度/直径；H 深度。具体实施例方式图1-6为一系列示意图，显示了依据本专利技术的一实施例的一种，其中图1-5显示了一系列示意剖面图，而图6则显示了示意俯视图。在此，本实施例的方法为本案专利技术人所知悉的方法，在此作为比较例，以论述本案专利技术人所发现的问题而非用以限制本专利技术。请参照图1，首先提供半导体基板100，例如P型硅基板。如图I所示，在半导体基板100上定义有两个不同区域A与B，以设置不同组件(图中未显示)。在一实施例中，区域A可作为用于设置记忆装置(图中未显示)的记忆胞的数组区(array region),而区域B可作为用于设置记忆装置(图中未显示)的外围电路的外围区(periphery region)。在区域A内半导体基板100内则形成有数个导电区104及隔离组件102，而在区域A内半导体基 板100上则依序形成两个介电层106与108。位于区域B内的半导体基板100之上与之内则形成有闸结构G及两导电区116,这些导电区116为邻近闸结构G的对称侧。在一实施例中，区域A内的隔离组件102为浅沟槽隔离(STI)组件，但并不限于此。此隔离组件102隔离了这些导电区104。在一实施例中，这些导电区104例如为N型掺杂区，其都做为如动态随机存取记忆装置(DRAM device)的记忆装置内记忆胞的晶体管的源极区或汲极区。介电层106可包括氧化硅且具有约为1000-2000埃的厚度，而介电层108可包括氮化硅且具有约为100-500埃的厚度。闸结构G可包括依序形成于半导体基板100上的闸介电层110、闸电极112及罩幕层114，而形成于区域B的半导体基板100内的这些导电区116则例如为N型掺杂区，以用作源极/汲极区。在一实施例中，闸介电层110可包括氧化硅或高介电常数介电材料(high-k dielectrics),闸电极112可包括经掺杂多晶娃(doped polysilicon)、金属或其组合，而罩幕层114可包括氮化硅。请参照图2，在半导体基板100上依序形成具有厚度约为50-200埃的介电层118以及厚度约为100-300埃的另一介电层120，这些介电层118与120顺应地覆盖区域B内的闸结构G以及区域A内的介电层108的顶面。在一实施例中，介电层118可包括氮化硅，而介电层120可包括氧化硅。接着，施行如干蚀刻的蚀刻程序122，以回蚀刻介电层120与118，进而在区域B内闸结构G的对称侧壁上形成复合间隔物124，并完全移除区域A内的介电层120与118，如图3所示。请参照图3，每一复合间隔物124包括经图案化的介电层118a与120a，且部份覆盖了邻近闸结构G的导电区116。接着，施行磊晶程序126，在区域B内的导电区116上形成导电半导体层128。在磊晶程序126中，区域A内半导体基板100的顶面被介电层106与108所覆盖，因此并不会在区域A内的半导体基板100上形成导电半导体层128。磊晶程序126例如为化学气相沉积方法，其可于850°C下施行，并采用SiH2Cl2、HCl及H2等反应气体。在磊晶程序126中，所形成的导电半导体材料可包括硅且临场地掺杂有如砷(As)、磷(P)或其它元素的导电掺质。形成于邻近闸结构G的导电区126的露出表面上的导电半导体层128可用作隆起型源极/汲极区(raised source/drain regions),以改善包括此闸结构G的晶体管的组件表现。请参照图4，接着施行沉积程序130，例如旋转涂布程序，以在区域A与B内的半导体基板100上坦覆地形成介电层132。介电层132覆盖了闸结构G、复合间隔物124及导电半导体层128。介电层132可为如聚娃氮烧(polysilazane)的旋转涂布介电材料，以使得在介电层132形成之后具有平坦顶面。请参照本文档来自技高网...

【技术保护点】
一种导电接触物的制造方法，其特征在于包括：提供半导体基板，所述半导体基板上定义有第一区与第二区，在所述第一区内的所述半导体基板上形成有闸结构，在所述第一区内的所述半导体基板内形成有一对第一导电区，以及在所述第二区内的所述半导体基板内形成有一对第二导电区与隔离组件，在所述第二区内的所述半导体基板上形成有第一介电层及第二介电层，其中所述一对第一导电区形成于所述闸结构的对称侧的所述半导体基板内，而所述隔离组件隔离了所述一对第二导电区；在所述第一区内所述半导体基板上顺应且依序形成第三介电层及第四介电层；在所述第二区内的所述第二介电层上形成具有第一开口的图案化罩幕层，其中所述第一开口大体位于所述隔离组件上；施行蚀刻制程，回蚀刻所述第一区内的所述第三介电层与所述第四介电层，以及蚀刻所述第二区内由所述图案化罩幕层的所述第一开口所露出的所述第三介电层与所述第四介电层，进而在所述第一区内的所述闸结构的对称侧壁上形成复合间隔物及在所述第二区内的所述第一介电层与所述第二介电层内形成第二开口，其中形成于所述第一介电层与所述第二介电层内的所述第二开口露出了所述隔离组件的顶面及部份地露出所述一对第二导电区的顶面；移除所述图案化罩幕层；施行磊晶程序，在所述一对第一导电区上形成第一导电半导体层，及在所述隔离结构的所述顶面上以及由所述第二开口所部份露出的所述一对第二导电区的所述顶面上形成第二导电半导体层；在所述第一区与所述第二区内的所述半导体基板上坦覆地形成第五介电层；在所述第二区内的所述第五介电层内形成第三开口，露出所述第二导电半导体层的顶面；以及在所述第三开口内形成导电层，覆盖所述第二导电半导体层且填 满所述第三开口。...

【技术特征摘要】
2011.06.16 US 13/162,5371.一种导电接触物的制造方法，其特征在于包括 提供半导体基板，所述半导体基板上定义有第一区与第二区，在所述第一区内的所述半导体基板上形成有闸结构，在所述第一区内的所述半导体基板内形成有一对第一导电区，以及在所述第二区内的所述半导体基板内形成有一对第二导电区与隔离组件，在所述第二区内的所述半导体基板上形成有第一介电层及第二介电层，其中所述一对第一导电区形成于所述闸结构的对称侧的所述半导体基板内，而所述隔离组件隔离了所述一对第二导电区； 在所述第一区内所述半导体基板上顺应且依序形成第三介电层及第四介电层； 在所述第二区内的所述第二介电层上形成具有第一开口的图案化罩幕层，其中所述第一开口大体位于所述隔离组件上； 施行蚀刻制程，回蚀刻所述第一区内的所述第三介电层与所述第四介电层，以及蚀刻所述第二区内由所述图案化罩幕层的所述第一开口所露出的所述第三介电层与所述第四介电层，进而在所述第一区内的所述闸结构的对称侧壁上形成复合间隔物及在所述第二区内的所述第一介电层与所述第二介电层内形成第二开口，其中形成于所述第一介电层与所述第二介电层内的所述第二开口露出了所述隔离组件的顶面及部份地露出所述一对第二导电区的顶面； 移除所述图案化罩幕层； 施行磊晶程序，在所述一对第一导电区上形成第一导电半导体层，及在所述隔离结构的所述顶面上以及由所述第二开口所部份露出的所述一对第二导电区的所述顶面上形成第二导...

【专利技术属性】
技术研发人员：何家铭，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：