晶体管及其形成方法技术

一种晶体管及其形成方法，其中，所述晶体管包括：半导体衬底；位于所述半导体衬底内的沟槽，所述沟槽由第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽构成，所述第二子沟槽与所述第一子沟槽贯通，所述第一子沟槽的开口大于所述第二子沟槽的开口，所述第一子沟槽的侧壁与半导体衬底的表面倾斜，所述第二子沟槽的侧壁与半导体衬底表面垂直；位于所述沟槽侧壁和底部表面的栅介质层；位于所述栅介质层表面，填充满所述沟槽的栅电极层，所述栅电极层的表面与半导体衬底表面齐平；位于所述沟槽两侧的半导体衬底内的源区；位于与所述沟槽相对一侧的半导体衬底内与所述第二子沟槽相对设置的漏区。所述晶体管的阈值电压稳定，性能良好。

【技术实现步骤摘要】
晶体管及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种晶体管及其形成方法。
技术介绍
目前，晶体管作为一种基本的半导体器件被广泛应用。而在各种晶体管中，沟槽金属-氧化物-半导体场效应管（TrenchMetal-Oxide-SiliconTransistors）作为一种功率器件，被广泛运用于超大规模集成电路中。现有的沟槽金属-氧化物-半导体场效应管的形成过程的剖面结构示意图，如图1至图4所示，包括：请参考图1，提供半导体衬底100，所述半导体衬底100内具有沟槽101，所述沟槽101的侧壁与半导体衬底100表面垂直。请参考图2，在所述沟槽101（如图1）的侧壁和底部表面形成栅介质层102；在所述栅介质层102表面形成填充满所述沟槽101的栅电极层103。请参考图3，在所述半导体衬底100和栅电极层103表面形成掩膜层104，所述掩膜层104暴露出所述沟槽两侧的部分半导体衬底100表面；请参考图4，以所述掩膜层104为掩膜，在所述沟槽101（如图1）两侧的半导体衬底100内形成源区105；在形成源区105后，以所述掩膜层104为掩膜，刻蚀所述半导体衬底100，在所述沟槽101两侧的半导体衬底100内形成开口（未示出）；在开口内填充金属，形成导电插塞106。然而，现有的沟槽金属-氧化物-半导体场效应管的性能不良。更多沟槽金属-氧化物-半导体场效应管请参考公开号为CN102110687A的中国专利文件。
技术实现思路
本专利技术解决的问题是提供一种晶体管及其形成方法，使沟槽金属-氧化物-半导体场效应管的性能改善。为解决上述问题，本专利技术提供一种晶体管，包括：半导体衬底；位于所述半导体衬底内的沟槽，所述沟槽由第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽构成，所述第二子沟槽与所述第一子沟槽贯通，所述第一子沟槽的开口大于所述第二子沟槽的开口，所述第一子沟槽的侧壁与半导体衬底的表面倾斜，所述第二子沟槽的侧壁与半导体衬底表面垂直；位于所述沟槽侧壁和底部表面的栅介质层；位于所述栅介质层表面，填充满所述沟槽的栅电极层，所述栅电极层的表面与半导体衬底表面齐平；位于所述沟槽两侧的半导体衬底内的源区；位于与所述沟槽相对一侧的半导体衬底内的漏区，所述漏区与所述第二子沟槽相对设置的漏区。可选地，所述第一子沟槽的侧壁与半导体衬底表面的倾角为10~45°。可选地，所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米~0.5微米。可选地，所述栅介质层的材料为氧化硅。可选地，所述栅电极层的材料为多晶硅。可选地，还包括：位于所述沟槽两侧的源区内的导电插塞，所述导电插塞的顶部不低于所述半导体衬底表面。可选地，所述导电插塞的深度为4千埃~6千埃。可选地，还包括：位于所述栅电极层和半导体衬底表面的氧化衬垫层；位于所述氧化衬垫层表面的掩膜层，所述掩膜层和氧化衬垫层暴露出所述导电插塞表面，所述掩膜层的材料为氮化硅、氧化硅和硼磷硅玻璃中的一种或多种，所述氧化衬垫层的材料为氧化硅。可选地，所述源区的深度为5千埃~7千埃。可选地，所述第二子沟槽的底部向半导体衬底内凹陷，且表面圆滑。相应地，本专利技术还提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成第一子沟槽，所述第一子沟槽顶部开口的尺寸大于底部，且所述第一子沟槽的侧壁与半导体衬底的表面倾斜；在所述第一子沟槽下方形成与所述第一子沟槽贯通的第二子沟槽，所述第二子沟槽的侧壁与半导体衬底表面垂直；在所述第一子沟槽的侧壁、以及所述第二子沟槽的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充满所述第一子沟槽和第二子沟槽的栅电极层，所述栅电极层的表面与半导体衬底表面齐平；在所述栅电极层和半导体衬底表面形成掩膜层，所述掩膜层暴露出所述第一子沟槽两侧的部分半导体衬底表面；以所述掩膜层为掩膜，在所述第一子沟槽和第二子沟槽两侧的半导体衬底内形成源区。可选地，所述第一子沟槽的侧壁与半导体衬底表面的倾角为10~45°。可选地，所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米~0.5微米。可选地，所述第一子沟槽的形成工艺为各向同性的干法刻蚀或湿法刻蚀工艺。可选地，所述第二子沟槽的形成工艺为各向异性的干法刻蚀工艺。可选地，所述栅介质层的材料为氧化硅。可选地，所述栅电极层的材料为多晶硅。可选地，所述掩膜层的材料为氮化硅、氧化硅和硼磷硅玻璃中的一种或多种。可选地，形成位于所述第一子沟槽和第二子沟槽两侧的源区内的导电插塞，所述导电插塞的顶部不低于所述半导体衬底表面。可选地，所述源区和导电插塞的形成方法包括：在形成所述掩膜层后，以所述掩膜层为掩膜，刻蚀所述半导体衬底并形成开口；对所述开口的侧壁和底部进行第一次离子注入；在第一次离子注入之后，加深所述开口的深度；在加深所述开口深度之后，对所述开口的侧壁和底部进行第二次离子注入；在所述第一子离子注入和第二次离子注入之后进行热退火，形成源区；在形成源区之后，在所述开口内填充金属，形成导电插塞，所述导电插塞的顶部不低于所述半导体衬底表面。可选地，所述导电插塞的深度为4千埃~6千埃。可选地，所述源区的深度为5千埃~7千埃。可选地，在形成栅电极层之后，形成掩膜层之前，还包括：在所述栅电极层和半导体衬底表面形成氧化衬垫层，所述氧化衬垫层的材料为氧化硅。可选地，所述第二子沟槽的底部向半导体衬底内凹陷，且表面圆滑。可选地，在形成第二子沟槽之后，采用各向同性的干法刻蚀工艺刻蚀所述第二子沟槽底部，使所述第二子沟槽底部表面圆滑。可选地，在所述半导体衬底内未形成沟槽一侧形成与所述第二子沟槽相对设置的漏区。与现有技术相比，本专利技术的技术方案具有以下优点：所述晶体管中，用于形成栅介质层和栅电极层的沟槽包括第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽，所述第二子沟槽与所述第一子沟槽贯通，其中，所述第一子沟槽的开口大于所述第二子沟槽的开口，且所述第一子沟槽的侧壁与所述半导体衬底表面之间具有倾角，使所述第一子沟槽侧壁顶部到掩膜层边缘的距离减小；从而避免了所述源区与所述沟槽侧壁顶部相接触的区域掺杂浓度过低的问题，使所述的晶体管的接触电阻减小，阈值电压稳定，开启电阻较小，性能良好。所述晶体管的形成方法中，所形成的第一子沟槽顶部开口的尺寸大于底部，且所述第一子沟槽的侧壁与半导体衬底的表面倾斜，从而所述第一子沟槽侧壁顶部到后续形成的掩膜层边缘的距离减小，当以所述掩膜层为掩膜形成源区时，所注入的离子容易与所述第一子沟槽相接触，从而避免了所形成的源区与第一子沟槽侧壁顶部相接触的区域掺杂浓度过低；所形成的晶体管的源区接触电阻较小，阈值电压稳定，开启电阻较小，性能良好。进一步的，以所述掩膜层为掩膜，在所述第一子沟槽和第二子沟槽两侧形成源区和导电插塞时，首先在所述半导体衬底内形成开口，并对所述开口的侧壁和底部进行第一次离子注入；在第一次离子注入之后，加深所述开口深度，并对所述开口的侧壁和底部进行第二次离子注入；通过第一子离子注入和第二次离子注入对所述开口侧壁进行掺杂，则在后续热退火过程中，所掺杂的离子更易扩散至与栅介质层接触，使形成源区与栅介质层相接触的区域的离子掺杂浓度较高，所形成的晶体管性能更佳，同时能够减少热退火的时间；而且，第二次离子注入工艺对所述开口底部进行掺杂，由于所述热本文档来自技高网...

【技术保护点】
一种晶体管，其特征在于，包括：半导体衬底；位于所述半导体衬底内的沟槽，所述沟槽由第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽构成，所述第二子沟槽与所述第一子沟槽贯通，所述第一子沟槽的开口大于所述第二子沟槽的开口，所述第一子沟槽的侧壁与半导体衬底的表面倾斜，所述第二子沟槽的侧壁与半导体衬底表面垂直；位于所述沟槽侧壁和底部表面的栅介质层；位于所述栅介质层表面，填充满所述沟槽的栅电极层，所述栅电极层的表面与半导体衬底表面齐平；位于所述沟槽两侧的半导体衬底内的源区；位于与所述沟槽相对一侧的半导体衬底内的漏区，所述漏区与所述第二子沟槽相对设置的漏区。

【技术特征摘要】
1.一种晶体管，其特征在于，包括：半导体衬底；位于所述半导体衬底内的沟槽，所述沟槽由第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽构成，所述第二子沟槽与所述第一子沟槽贯通，所述第一子沟槽的开口大于所述第二子沟槽的开口，所述第一子沟槽的侧壁与半导体衬底的表面倾斜，所述第一子沟槽的侧壁与半导体衬底表面的倾角为10～45°，所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米～0.5微米，所述第二子沟槽的侧壁与半导体衬底表面垂直；位于所述第一子沟槽的侧壁、以及所述第二子沟槽的侧壁和底部表面的栅介质层；位于所述栅介质层表面，填充满所述第一子沟槽和第二子沟槽的栅电极层，所述栅电极层的表面与半导体衬底表面齐平；位于所述第一子沟槽和第二子沟槽两侧的半导体衬底内的源区；位于与所述第一子沟槽和第二子沟槽相对一侧的半导体衬底内的漏区，所述漏区与所述第二子沟槽相对设置的漏区。2.如权利要求1所述晶体管，其特征在于，所述栅介质层的材料为氧化硅。3.如权利要求1所述晶体管，其特征在于，所述栅电极层的材料为多晶硅。4.如权利要求1所述晶体管，其特征在于，还包括：位于所述第一子沟槽和第二子沟槽两侧的源区内的导电插塞，所述导电插塞的顶部不低于所述半导体衬底表面。5.如权利要求4所述晶体管，其特征在于，所述导电插塞的深度为4千埃～6千埃。6.如权利要求4所述晶体管，其特征在于，还包括：位于所述栅电极层和半导体衬底表面的氧化衬垫层；位于所述氧化衬垫层表面的掩膜层，所述掩膜层和氧化衬垫层暴露出所述导电插塞表面，所述掩膜层的材料为氮化硅、氧化硅和硼磷硅玻璃中的一种或多种，所述氧化衬垫层的材料为氧化硅。7.如权利要求1所述晶体管，其特征在于，所述源区的深度为5千埃～7千埃。8.如权利要求1所述晶体管，其特征在于，所述第二子沟槽的底部向半导体衬底内凹陷，且表面圆滑。9.一种晶体管的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成第一子沟槽，所述第一子沟槽顶部开口的尺寸大于底部，且所述第一子沟槽的侧壁与半导体衬底的表面倾斜，所述第一子沟槽的侧壁与半导体衬底表面的倾角为10～45°，所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米～0.5微米；在所述第一子沟槽下方形成与所述第一子沟槽贯通的第二子沟槽，所述第二子沟槽的侧壁与半导体衬底表面垂直；在所述第一子沟槽的侧壁、以及所述第二子沟槽的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充满所述第一子...

【专利技术属性】
技术研发人员：楼颖颖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：