一种变形槽栅介质的CSTBT器件，属于半导体功率器件技术领域。本发明专利技术在传统CSTBT器件的基础上，改变槽内沟道区下方，即P型基区（5）下方栅介质层（7）的形状，使沟槽底部的多晶硅栅极12被更多的栅介质层7所包围，在基本不影响器件其他参数的情况下，可极大程度的提高器件的击穿电压，能更好的实现击穿电压与导通压降的折中关系，进一步优器件的综合性能。
【技术实现步骤摘要】
本专利技术属于半导体功率
，涉及绝缘栅双极型晶体管(Insulate GateBipolar Transistor,简称IGBT),特别涉及沟槽栅双极型晶体管(Trench型IGBT),尤其是载流子存储沟槽双极型晶体管(carrier stored trench bipolar transistor,简称CSTBT)。
技术介绍
绝缘栅双极型晶体管IGBT既有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极型功率晶体管的电流密度大、饱和压降低、电流处理能力强的优点，所以被广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、三相电动机变频器、电焊机开关电源等产品中作为功率开关管或功率输出管，市场前景非常广阔。IGBT产品是电力电子领域非常理想的开关器件，它集合了高频、高压、大电流三大技术优势，同时又 能够实现节能减排，具有很好的环境保护效益。自20世纪80年代初期，IGBT器件研制成功以来，其工艺技术和参数不断改进和提高，IGBT器件已由第一代发展到第六代，其电性能参数日益完善。当前，Trench型IGBT由于其高电流密度和更小的导通损耗正逐步取代Planar型IGBT成为IGBT产品的主流方向。载流子存储沟槽双极型晶体管CSTBT如图I所示，在传统Trench-IGBT基础上，增加一层载流子储存层，能进一步优化载流子浓度分布，从而进一步降低导通损耗，增加器件的电流能力，更好的实现了导通损耗与关断损耗的折中关系，使器件的性能进一步提高，已经逐步取代平面型IGBT成为市场上IGBT产品的主流方向。但是Trench型IGBT如CSTBT，当器件承受耐压时，大量的电流在沟槽边缘积聚，产生大的电场，很容易在沟槽边缘尤其是沟槽末端边缘处击穿，从而制约了 Trench型IGBT的耐压特性。
技术实现思路
本专利技术提出一种变形槽栅介质的CSTBT器件，旨在不影响其他性能参数的同时，提高CSTBT器件的击穿电压，进一步优化CSTBT的综合性能。本专利技术的技术方案如下一种变形槽栅介质的CSTBT器件，其元胞结构如图2 4所示，包括金属有源发射极1、金属栅电极2、金属集电极3、N+有源区4、P型基区5、P+体区6、栅介质层7、N型载流子存储层8、N-漂移区9、N+电场终止层10、P+集电区11和多晶硅栅极12 ;金属化集电极3位于P+集电区11的背面，N+电场终止层10位于P+集电区11的正面，N-漂移区9在N+电场终止层10的上方；N+有源区4和P+体区6相互接触且并排位于金属有源发射极I的下方并与金属有源发射极I相连；P型基区5位于N+有源区4和体P+区6的下方，N型载流子存储层8位于P型基区5和N-漂移区9之间；栅极结构为沟槽型栅，包括金属栅电极2、栅介质层7和多晶硅栅极12，多晶硅栅极12向下穿过N+有源区4、P型基区5和N型载流子存储层8并延伸入N-漂移区9，多晶硅栅极12的上表面与金属栅电极2相连，多晶硅栅极12的侧面及地面被栅介质层7包围，栅介质层7的侧壁分别与N+有源区4、P型基区5、N型载流子存储层8和N-漂移区9接触。所述P型基区5下方的栅介质层7的侧壁以及底部的厚度大于P型基区5以上的栅介质层7的侧壁的厚度。上述技术方案中，需要进一步说明的是，满足P型基区5下方的栅介质层7的侧壁以及底部的厚度大于P型基区5以上的栅介质层7的侧壁的厚度条件时，多晶硅栅极12的底部剖面形状可以是倒三角形(如图2所示)、阶梯形(如图3所示)或圆弧形。具体实施时，栅介质层7材料可采用Si02、Si3N4、Hf02或苯并环丁烯。本专利技术的实质是在传统CSTBT器件基础上，改变槽内沟道区(P型基区5)下方栅介质层7的形状，使沟槽底部的多晶硅栅极12被更多的栅介质层7所包围。下面结合附图说明本专利技术的工作原理。本专利技术所提出的一种变形槽栅介质的CSTBT器件，是在传统CSTBT结构的基础上，改变槽内沟道区(P型基区5)下方栅介质层7的形状，容易被击穿的沟槽底部被更多的栅介质层所保护，当栅电极加电压使沟道开启，电子通过沟道进入N-漂移区9，P+集电区11发 射空穴到漂移区，大量的电子空穴对发生电导调制效应，当器件承受耐压时，由于沟槽栅底部边缘部分被更多的栅介质层所包围，而栅介质层耐压能力比多晶硅大得多，所以当大量电流在沟槽边缘积聚时，本专利技术提供的变形槽栅介质的CSTBT器件由于有更多更厚的栅介质层保护，能极大地提高器件的击穿电压。由于沟槽多晶硅栅极12底部比传统结构要少，所以导致沟槽正下方储存的空穴浓度比传统CSTBT结构的要略微少一点，使得器件的导通压降会稍稍上升。本专利技术提出的变形槽栅介质的CSTBT器件没有改变P+集电区11发射空穴的效率，所以对器件的关断特性几乎没有影响。综上所述，本专利技术所提出的一种变形槽栅介质的CSTBT器件，在基本不影响器件其他参数的情况下，可极大程度的提高器件的击穿电压，能更好的实现击穿电压与导通压降的折中关系，进一步优器件的综合性能。借助MEDICI仿真软件可得，对所提供的如图I所示的传统CSTBT，如图2所示的变形槽栅介质的CSTBT器件进行了仿真比较，仿真模拟薄片工艺制造的1200V CSTBT,传统CSTBT的仿真参数为P+集电区11掺杂lX1018cm_3、厚度为Iym5N-漂移区9掺杂5 X 1013cnT3、厚度为119 μ m ;N型载流子存储层8掺杂I X 1015cnT3，栅介质层7厚度为lOOnm，N+源区4掺杂I X 1020cnT3，P型基区5掺杂2 X IO1W3, P+体区6掺杂2 X 1019cm-3, N+电场终止层10掺杂2X 1016cm_3、厚度为5 μ m,仿真半元胞宽度为8 μ m。而本专利技术所提供的变形槽栅介质的CSTBT器件(以下简称新型CSTBT)与传统CSTBT在仿真参数上全部一样，唯一的区别就是栅介质层7的变化。由于沟槽底部栅介质层形状是可变的，沟槽底部的多晶硅栅电极12被更多的栅介质层7所包围。图5是传统CSTBT和新型CSTBT的击穿电压比较图，在lE-8A/cm时，传统CSTBT的击穿电压为1068. 7V，新型CSTB的击穿电压为1424. 8V,耐压值的提升幅度高达33. 4%。图6所示是传统CSTBT与新型CSTBT的导通压降的比较示意图，从图6中可知，新型CSTBT会略微提高器件的导通损耗，在电流密度为lOOA/cm2时，传统CSTBT的导通压降为I. 26V，新型CSTBT的导通压降为I. 32V，导通压降的升高幅度为4%左右。图7是传统CSTBT和新型CSTBT的关断特性比较示意图，由图7可得，传统CSTBT和新型CSTBT的关断特性相同，关断时间的定义为IGBT关断时，集电极电流从90%降到10%所需要的时间，经仿真验证，传统CSTBT和新型CSTBT关断时间均为1.8ys左右。由于新型CSTBT结构没有影响集电极空穴发射效率，所以在体现其有益效果的同时基本不会影响器件的关断特性；图8是传统CSTBT和新型CSTBT沟槽边缘部分的一维电场比较图，由图8可得本专利技术提出的新型CSTBT明显可以降低电场尖峰，增加器件的击穿电压。综上诉述本专利技术所提出的一种变形槽栅介质的CSTBT器件，经仿真验证可以明显提高本文档来自技高网...
【技术保护点】
一种变形槽栅介质的CSTBT器件，其元胞结构包括金属有源发射极（1）、金属栅电极（2）、金属集电极（3）、N+有源区（4）、P型基区（5）、P+体区（6）、栅介质层（7）、N型载流子存储层（8）、N？漂移区（9）、N+电场终止层（10）、P+集电区（11）和多晶硅栅极（12）；金属化集电极（3）位于P+集电区（11）的背面，N+电场终止层（10）位于P+集电区（11）的正面，N？漂移区（9）在N+电场终止层（10）的上方；N+有源区（4）和P+体区（6）相互接触且并排位于金属有源发射极（1）的下方并与金属有源发射极（1）相连；P型基区（5）位于N+有源区（4）和体P+区（6）的下方，N型载流子存储层（8）位于P型基区（5）和N？漂移区（9）之间；栅极结构为沟槽型栅，包括金属栅电极（2）、栅介质层（7）和多晶硅栅极12，多晶硅栅极（12）向下穿过N+有源区（4）、P型基区（5）和N型载流子存储层（8）并延伸入N？漂移区（9），多晶硅栅极（12）的上表面与金属栅电极（2）相连，多晶硅栅极12的侧面及地面被栅介质层（7）包围，栅介质层（7）的侧壁分别与N+有源区（4）、P型基区（5）、N型载流子存储层（8）和N？漂移区（9）接触；其特征在于，所述P型基区（5）下方的栅介质层（7）的侧壁以及底部的厚度大于P型基区（5）以上的栅介质层（7）的侧壁的厚度。...
【技术特征摘要】
1.一种变形槽栅介质的CSTBT器件，其元胞结构包括金属有源发射极(I)、金属栅电极(2)、金属集电极(3)、N+有源区(4)、P型基区(5)、P+体区(6)、栅介质层(7)、N型载流子存储层(8)、N-漂移区(9)、N+电场终止层(10)、P+集电区(11)和多晶硅栅极(12);金属化集电极(3)位于P+集电区(11)的背面，N+电场终止层(10)位于P+集电区(11)的正面，N-漂移区(9)在N+电场终止层(10)的上方；N+有源区(4)和P+体区(6)相互接触且并排位于金属有源发射极(I)的下方并与金属有源发射极(I)相连；P型基区(5)位于N+有源区(4)和体P+区(6)的下方，N型载流子存储层(8)位于P型基区(5)和N-漂移区(9)之间；栅极结构为沟槽型栅，包括金属栅电极(2)、栅介质层(7)和多晶硅栅极12，多晶硅栅极(12)向下穿过N+有源区(4)...
【专利技术属性】
技术研发人员：李泽宏，李巍，陈伟中，李长安，张金平，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。