一种具有低操作电压的SONOS结构器件制造技术

本发明专利技术提供一种具有低操作电压的SONOS结构器件及其制备方法。在传统的阻挡氧化层和多晶硅栅极之间插入一层具有电荷存储能力的氮化硅层，使得阈值电压降低，从而使编译时所需的门极电压下降，减少由于高电压引起的应力诱导的漏电流和降低器件的功耗。

【技术实现步骤摘要】

本专利技术涉及微电子制造领域，尤其涉及一种利用氮化硅双极性存储降低SONOS结构器件操作电压的结构器件。
技术介绍
随着SONOS (Silicon-Oxide-Nitride-Oxide-Silicon,娃-氧化物-氮化物-氧化物-硅)结构逐渐取代多晶硅浮栅极闪存结构成为非易失存储器的主要的闪存存储结构以来，关于如何改善SONOS结构的编译和擦除速度，电荷保持能力(retention)和器件的耐久能力(edurance)结构和方法的研究日益增多。到目前为止，围绕SONOS存储性能的改进，研究工作主要集中在以下几个方面1)在存储层中引入纳米晶从而得到深势阱，提高俘获电荷稳定性。2)通过工艺改变存储电荷氮化硅层Si/N原子百分比从而改变能带结构，提高俘获电荷的数量和稳定性。3)设计新结构从而实现更快的存储速度。也有研究者通过改变隧穿介质或者对阻挡氧化层进行改进来提高存储的稳定性，从而改进器件的存储性能。研究均不同程度改善了存储性能，如写/擦操作更快，操作电压窗口更宽，存储保持时间更长坐坐寸寸ο对于SONOS结构而言在编译时，为了实现电子隧穿过隧穿氧化硅层，通常需要加一个大的正门极电压(η沟道器件)。在擦除时，为了将电子推回到衬底或是引入空穴到存储电荷氮化硅层中与电子复合，也需要一个大的门极电压。但是大的门极电压在器件的编译和擦除循环过程中会引起隧穿氧化硅层的陷阱能级的产生和大的功耗，怎样降低编译和擦除态的大电压(电压绝对值)对器件的性能的影响和降低器件的功耗，一直是相关研究努力的方向。
技术实现思路
本专利技术针对现有技术中存在的不足之处，提供一种具有低操作电压的SONOS结构器件，能降低编译时所需的门极电压， 为了实现上述目的，本专利技术提供一种具有低操作电压的SONOS结构器件，在具有源漏极的硅衬底上设有多层结构的栅极，所述栅极从下至上包括隧穿氧化硅层、氮化硅层、阻挡氧化硅层、电荷存储氮化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；所述栅极四周设有侧墙，所述源漏极分别设在栅极两侧的硅衬底中。在本专利技术一优选实施例中，所述娃衬底为P型娃衬底。本专利技术另外一个目的在于提供一种形成上述的具有低操作电压SONOS结构器件的方法，在硅衬底上先后制备隧穿氧化硅层、氮化硅层、阻挡氧化硅层、电荷存储氮化硅层和多晶硅控制栅，后刻蚀除去多余部分，制作侧墙和源漏极。在本专利技术一优选实施例中，所述娃衬底为P型娃衬底。本专利技术还提供第二种形成上述的具有低操作电压SONOS结构器件的方法，首先，在硅衬底上制备隧穿氧化硅层和第一硬掩膜层，刻蚀形成栅极的隧穿氧化硅层；其次，在上述器件表面依次制备氮化硅层和第二硬掩膜层，刻蚀形成栅极的氮化硅层；然后，在上述器件表面依次制备阻挡氧化硅层和第三硬掩膜层，刻蚀形成栅极的阻挡氧化硅层；再次，在上述器件表面依次制备电荷存储氮化硅层和第四硬掩膜层，刻蚀形成栅极的电荷存储氮化硅层；最后，在器件栅极上制备多晶硅控制栅以及侧墙和源漏极。在本专利技术一优选实施例中，所述娃衬底为P型娃衬底。本专利技术提供一种SONOS结构器件，在SONOS结构的阻挡氧化硅层02和多晶硅栅极之间插入一层氮化硅，使得阈值电压降低，从而使编译时所需的门极电压下降，减少由于高电压引起的应力诱导的漏电流和降低 器件的功耗。附图说明图I是本专利技术提供的具有低操作电压SONOS结构器件的结构示意图。图2是本专利技术提供的SONOS结构器件在零场下的能带示意图。图3 Ca)是本专利技术提供的SONOS结构器件在编译时的结构示意图。图3 (b)是本专利技术提供的SONOS结构器件在编译时的能带示意图。图4 (a)是本专利技术提供的SONOS结构器件在擦除时的结构示意图。图4 (b)是本专利技术提供的SONOS结构器件在擦除时的能带示意图。具体实施例方式本专利技术提供一种具有低操作电压SONOS结构器件，利用氮化硅中的两性势阱特点，既氮化硅中的陷阱电荷对于电子和空穴都有陷阱能力，这样捕获电荷的陷阱会因为外部电场的不同而不同。在传统的阻挡氧化层和多晶硅栅极之间插入一层具有电荷存储能力的氮化硅层。利用氮化硅的双极性电荷存储的能力，当编译时这层氮化硅带正电，降低器件阈值电压，可在较小的门极电压下，达到编译所需的电场；擦除时这层氮化硅带负电，有利于衬底空穴的注入，降低所需的电压(电压绝对值)，从而减少由于高电压引起的应力诱导的漏电流和降低器件的功耗的效果。而且由于氮化硅层具有良好的抗湿法刻蚀能力，这样可以有效的减少栅氧化前清洗对ONO膜层的影响。同时由于氮化硅具有较高的介电常数，在相同等效氧化层厚度(EOT)之下，可以具有更厚的物理厚度。这样可以有效的减弱栅电极注入的电荷进入存储电荷的氮化硅层NI。以下通过实施例对本专利技术提供的具有低操作电压SONOS结构器件及其制备方法作进一步详细说明，以便更好理解本专利技术创造的内容，但实施例的内容并不限制专利技术创造的保护范围。实施例I 在准备好的P型硅衬底上先后制备隧穿氧化硅层31 (01)、存储电荷氮化硅层32(NI)、阻挡氧化硅层33 (02)、电荷存储氮化硅层34 (N2)和多晶硅控制栅35，后刻蚀除去多余部分，制作相应侧墙41、42和源漏极21、22，从而形成如图I所示的SNONS结构器件。实施例2 首先，在硅衬底上制备隧穿氧化硅层31和第一硬掩膜层，刻蚀形成栅极的隧穿氧化硅层31(01)。其次，在上述器件表面依次制备存储电荷氮化硅层32和第二硬掩膜层，刻蚀形成栅极的氮化硅层32 (NI)。然后，在上述器件表面依次制备阻挡氧化硅层33和第三硬掩膜层，刻蚀形成栅极的阻挡氧化硅层33 (02)。再次，在上述器件表面依次制备电荷存储氮化硅层34和第四硬掩膜层，刻蚀形成栅极的电荷存储氮化硅层34(N2)。最后，在器件栅极上制备多晶硅控制栅35以及侧墙41、42和源漏极21、22，从而形成如图I所示的SNONS结构器件。隧穿氧化硅层31用来阻挡存储的电荷返回到衬底，存储电荷氮化硅层32用来存储电荷。阻挡氧化硅层33用来阻挡存储的电荷进入栅极，同时也能阻挡栅极的电荷进入存储氮化硅层，氮化硅层34用来降低所需操作 电压。图2是带有附加电荷存储氮化硅层N2的SONOS结构器件零场下的能带示意图。其中，存储在电荷存储氮化硅层NI中的电子或是空穴，由于隧穿氧化硅层01的高势垒和一定的介质厚度不能返回到衬底中。而由阻挡氧化硅层02和电荷存储氮化硅N2组成的层可以防止存储的电荷流向多晶硅栅极，从而保持较好的存储电荷保持能力。图3 (a)和图3 (b)分别是SONOS结构进行编译时的能带和各层结构的示意图。当施加正电压时，氮化硅层(N2)中硅的悬挂键中的电子进入多晶硅栅极，使氮化硅层N2带正电。降低了器件的阈值电压。对于同样的隧穿所需的电场，门极应加的电压降低。图4 (a)和图4 (b)分别是SONOS结构进行擦除时的能带和各层结构的示意图。门极施加负电压，氮化硅N2会从门极得到一部分电子，氮化硅N2带负电。这部分电荷可以使衬底的栅极注入的速度增加。在同样的空穴隧穿电场下，所需的门极电压(电压的绝对值)下降。以上对本专利技术的具体实施例进行了详细描述，但其只是作为范例，本专利技术并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本专利技术进行的等同修改和替代也本文档来自技高网...

【技术保护点】
一种具有低操作电压的SONOS结构器件，其特征在于，在具有源漏极的硅衬底上设有多层结构的栅极，所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层、电荷存储氮化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；所述栅极四周设有侧墙，所述源漏极分别设在栅极两侧的硅衬底中。

【技术特征摘要】

【专利技术属性】
技术研发人员：田志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：