半导体封装构造制造技术

本实用新型专利技术公开一种半导体封装构造，其包含一基板及一芯片，所述芯片设于所述基板上，并保持一固定间距。其中，所述基板的上表面设有数个第一柱状凸块，所述芯片的下表面的有源表面设有数个第二柱状凸块，所述第一柱状凸块与所述第二柱状凸块相对应，并通过数个焊球使上下柱状凸块相接，以电性连接及固定所述芯片于所述基板上。如此，所述柱状凸块除了也可用来稳固支撑芯片外，也可以提供较佳的散热性及耐热性。再者，相邻的柱状凸块更可以具有不同的高度，除了使所述芯片在安装上能具有防呆的效果外，由于相邻的所述焊球在高度上的错开，因此可防止焊接时的短路，从而提高焊接品良率。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种半导体封装构造，特别是有关于ー种在基板及芯片上分別制作柱状凸块并结合的半导体封装构造。
技术介绍
在半导体封装制造过程中，芯片朝尺寸小、高接脚数的趋势发展，并渐渐由倒装芯片接合(Flip Chip bonding)的技术来取代打线接合(wire bonding)的技术。其中,倒装 芯片接合技术乃是将多个焊垫配置于芯片的有源表面(active surface)上，并在焊垫上形成凸块(bump)，接着将芯片翻覆之后，再利用这些凸块分别向下电性连接至一线路载板，并通过线路载板的线路而电性连接至外界的电子装置。由于倒装芯片接合技术可适用于高接脚数(High PinCount)的芯片封装结构，并同时具有縮小芯片封装面积及缩短讯号传输路径等诸多优点，所以倒装芯片接合技术广泛地应用于芯片封装领域中。举例来说，请參照图I所示，其掲示一种现有倒装芯片的封装构造，其包含一基板11、ー芯片12、数个凸块13。其中，所述基板11承载所述芯片12，所述芯片12为ー倒装型芯片(flip chip)，所述芯片12的有源表面朝下，所述芯片12的有源表面通过所述凸块13电性连接所述基板11。另外，所述基板11的下表面此时也可以进行植球作业，以提供数颗锡球14，其中所述锡球14用以做为所述基板11的信号输入/输出组件。虽然，图I的封装构造可以将芯片12以倒装的方式封装在一基板构造上，但芯片12(倒装型芯片)在其晶圆制作期间需使用凸块(bumping)エ艺在其有源表面上形成所述数个凸块13。由于所述凸块13的数量极多，且必需精确控制所述凸块13的尺寸、高度及间距均一，并需避免相邻凸块13之间意外相熔接，否则接会造成晶圆上的芯片区成为具凸块缺陷的不良品。由于晶圆的材料及加工成本颇高，因此若因实施凸块エ艺而造成不良品，将大幅提高整体封装作业的废料成本。再者，当所述凸块13为锡凸块时，所述凸块13在回流焊(reflow)期间也容易因熔化而使所述芯片12焊接到所述基板11上时产生焊接不良品，例如相邻凸块13之间意外相熔接，或所述芯片12在焊接后发生了过大的倾斜角度。因此，同样会因产生不良品，而大幅提高整体封装作业的废料成本。同吋，锡凸块的散热性及耐热性也较差。另外，当所述凸块13为金凸块时，虽可避免锡凸块的焊接不良品问题，但却也会大幅提高凸块材料成本。此外，所述芯片12使用所述凸块13时，也需搭配使用底部填充胶(underfill)来降低所述凸块13的应カ与应变集中现象,这也会增加点胶作业及材料的成本。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
技术实现思路
有鉴于此，本技术提供一种半导体封装构造，以解决现有倒装芯片的封装技术因使用锡凸块而造成不良品使得废料成本居高不下的技术问题。本技术的主要目的在于提供一种半导体封装构造，其是同时在基板上制作柱状凸块(如铜柱凸块)以及在芯片上制作柱状凸块，并且通过焊球使上下柱状凸块相接，以电性连接及固定芯片于基板上。如此，所述柱状凸块除了也可用来稳固支撑芯片外，也可以提供较佳的散热性及耐热性。再者，由于柱状凸块可承受较大的应力作用及模流冲击カ且芯片与基板之间也具有足够间距高度，故可使芯片能够省略使用底部填充胶而直接进行封胶(molding)エ艺，因此也有利于降低材料成本。本技术的次要目的在于提供一种半导体封装构造，其是同时在基板上制作柱状凸块(如铜柱凸块)以及在芯片上制作柱状凸块，且相邻的柱状凸块可以具有不同的高度，如此除了使所述芯片在安装上能 具有防呆的效果外，由于相邻的所述焊球在高度的错开，因此也可另外防止焊接时的短路，从而提闻焊接良品率。为达成本技术的前述目的，本技术提供一种半导体封装构造，其中所述半导体封装构造包含一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块；其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块，所述数个第一柱状凸块具有不同的高度，所述数个第二柱状凸块对应具有不同的高度。在本技术的一实施例中，所述固定间距介于100至120微米；所述第一柱状凸块的高度介于40至60微米；及所述第二柱状凸块的高度对应介于60至40微米。在本技术的一实施例中，各二相邻的所述第一柱状凸块具有不同高度。在本技术的一实施例中，所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。在本技术的一实施例中，所述数个焊球预焊于所述第一柱状凸块的顶端，并与所述第一柱状凸块之间另有一润湿层；或所述数个焊球预焊于所述第二柱状凸块的顶端，并与所述第二柱状凸块之间另有ー润湿层。在本技术的一实施例中，所述基板的接垫上依序镀有ー粘着层及ー铜种子层，以结合所述第一柱状凸块；以及所述芯片的焊垫上镀有另一粘着层及另ー铜种子层(合称为底金属层)，以结合所述第二柱状凸块。在本技术的一实施例中，另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。另外，本技术提供另ー种半导体封装构造，其中所述半导体封装构造包含一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块；其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块。在本技术的一实施例中，所述第一柱状凸块及所述第二柱状凸块的直径不同。在本技术的一实施例中，另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。附图说明图I是ー现有倒装芯片的的封装构造的示意图。图2是本技术第一实施例基板与芯片结合前的示意图。图3是本技术第一实施例基板与芯片结合后的示意图。 图4是本技术第一实施例半导体封装构造的示意图。图5是本技术第二实施例半导体封装构造的示意图。具体实施方式为让本技术上述目的、特征及优点更明显易懂，下文特举本技术较佳实施例，并配合附图，作详细说明如下。再者，本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。请參照图2、3及4所示，其掲示本技术第一实施例的半导体封装构造的制造方法的概要示意图，其中所述半导体封装构造的制造方法主要是用以预先在基板上制作柱状凸块(例如铜柱凸块Cu pillar bumps)，并且预先在芯片上制作柱状凸块，接着再利用柱状凸块相互结合来固定芯片。本技术将于下文利用图2至4逐一详细说明第一实施例的上述各步骤的制造过程及其加工原理。请參照图2所示，本技术第一实施例的半导体封装构造的制造方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装构造，其特征在于所述半导体封装构造包含 一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及 ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块； 其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块，所述数个第一柱状凸块具有不同的高度，所述数个第二柱状凸块对应具有不同的高度。2.如权利要求I所述的半导体封装构造，其特征在于所述固定间距介于100至120微米；所述第一柱状凸块的高度介于40至60微米；及所述第二柱状凸块的高度对应介于60至40微米。3.如权利要求2所述的半导体封装构造，其特征在于各二相邻的所述第一柱状凸块具有不同高度。4.如权利要求I所述的半导体封装构造，其特征在于所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。5.如权利要求I所述的半导体封装构造，其特征在于所述数个焊球预焊于所述第一柱状凸块的顶端，并与所述第一柱状凸块之间另有一润湿层；或所述数个焊球预焊于所述第二柱状凸块的顶端，并与所述...

【专利技术属性】
技术研发人员：方仁广，
申请(专利权)人：日月光半导体上海股份有限公司，
类型：实用新型
国别省市：