半导体基板构造制造技术

本实用新型专利技术公开一种半导体基板构造，所述半导体基板构造主要是在基板的上表面设置数个第一柱状凸块以电性连接至少一芯片，并且在基板的下表面设置数个第二柱状凸块以电性连接一外部电路板。所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。本实用新型专利技术的半导体基板构的所述第一柱状凸块可避免现有芯片与基板之间的凸块在回流焊时容易产生不良品，以及凸块的散热性及耐热性较差的问题；以及半导体基板构的第二柱状凸块可避免现有基板与一外部电路板之间的锡球散热性及耐热性较差的问题。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种半导体基板构造，特别是有关于ー种在基板的上下表面分别制作柱状凸块以结合芯片与电路板的半导体基板构造。
技术介绍
在半导体封装制造过程中，芯片朝尺寸小、高接脚数的趋势发展，并渐渐由倒装芯片接合(Flip Chip bonding)的技术来取代打线接合(wire bonding)的技术。其中,倒装芯片接合技术乃是将多个焊垫配置于芯片的有源表面(active surface)上，并在焊垫上形成凸块(bump)，接着将芯片翻覆之后，再利用这些凸块分别向下电性连接至一线路载板，并 通过线路载板的线路而电性连接至外界的电子装置。由于倒装芯片接合技术可适用于高接脚数(High PinCount)的芯片封装结构，并同时具有縮小芯片封装面积及缩短讯号传输路径等诸多优点，所以倒装芯片接合技术广泛地应用于芯片封装领域中。举例来说，请參照图I所示，其掲示一种现有倒装芯片的基板构造，其包含一基板11、ー芯片12、数个凸块13。其中，所述基板11承载所述芯片12，所述芯片12为ー倒装型芯片(flip chip)，所述芯片12的有源表面朝下，所述芯片12的有源表面通过所述凸块13电性连接所述基板11。另外，所述基板11的下表面此时也可以进行植球作业，以提供数颗锡球14，其中所述锡球14用以将所述基板11的信号输入/输出至一外部电路板15上，所述外部电路板15例如为个人计算机的主机板。虽然，图I的基板构造可以将芯片12以倒装的方式封装在一基板11上，并且再将此基板11通过锡球14电性连接至外部电路板15上。然而这样的半导体芯片及基板的组装方式仍具有以下问题(一)芯片与基板组装的问题芯片12(倒装型芯片)在其晶圆制作期间需使用凸块(bumping)エ艺在其有源表面上形成所述数个凸块13。由于所述凸块13的数量极多，且必需精确控制所述凸块13的尺寸、高度及间距均一，并需避免相邻凸块13之间意外相熔接，否则接会造成晶圆上的芯片区成为具凸块缺陷的不良品。由于晶圆的材料及加工成本颇高，因此若因实施凸块エ艺而造成不良品，将大幅提高整体封装作业的废料成本。再者，当所述凸块13为锡凸块时，所述凸块13在回流焊(reflow)期间也容易因熔化而使所述芯片12焊接到所述基板11上时产生焊接不良品，例如相邻凸块13之间意外相熔接，或所述芯片12在焊接后发生了过大的倾斜角度。因此，同样会因产生不良品，而大幅提高整体封装作业的废料成本。同吋，锡凸块的散热性及耐热性也较差。另外，当所述凸块13为金凸块时，虽可避免锡凸块的焊接不良品问题，但却也会大幅提高凸块材料成本。此外，所述芯片12使用所述凸块13时，也需搭配使用底部填充胶(underfill)来降低所述凸块13的应力与应变集中现象，这也会增加点胶作业及材料的成本。( ニ)基板与外部电路板组装的问题由于基板11与外部电路板15的组装是使用锡球(solder balls) 14，锡球14的型式与凸块13相当类似，只是锡球14的球型直径大上许多。然而，与上述芯片与基板组装的问题相似的，使用锡球14作为基板11与外部电路板15电性连接的方式吋，也必需精确控制所述锡球14的尺寸、高度及间距，并且锡球14回流焊时也容易产生不良品，以及锡球14的散热性及耐热性较差的问题。故，有必要提供一种半导体基板构造，以解决现有技术所存在的问题。
技术实现思路
有鉴于此，本技术提供一种半导体基板构造，以解决现有基板通过凸块与芯片组装，以及通过锡球与外部电路板组装所产生的问题。本技术的主要目的在于提供一种半导体基板构造，其主要是在基板的上表面设置数个第一柱状凸块以电性连接ー芯片，并且在基板的下表面设置数个第二柱状凸块以电性连接一外部电路板。其中，所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。本技术的半导体基板构的所述第一柱状凸块可避免现有芯片与基板之间的凸 块在回流焊时容易产生不良品，以及凸块的散热性及耐热性较差的问题；以及半导体基板构的第二柱状凸块可避免现有基板与一外部电路板之间的锡球散热性及耐热性较差的问题。为达成本技术的前述目的，本技术提供一种半导体基板构造，其包含[0011 ] 一基板，具有一上表面及下表面，所述上表面设有数个第一接垫，及所述下表面设有数个第二接垫；数个第一柱状凸块，设于所述数个第一接垫上，用以做为所述基板的数个芯片连接端；及数个第二柱状凸块，设于所述数个第二接垫上，用以做为所述基板的数个外部输入输出端。在本技术的一实施例中，所述第一柱状凸块的高度介于50至150微米；所述第二柱状凸块的高度介于100至300微米。在本技术的一实施例中，所述第一柱状凸块的直径介于10至50微米；所述第ニ柱状凸块的直径介于30至150微米。在本技术的一实施例中，所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。在本技术的一实施例中，另包含数个第一焊球预焊于所述第一柱状凸块的顶端，并与所述第一柱状凸块之间另有一第一润湿层。在本技术的一实施例中，另包含数个第二焊球预焊于所述第二柱状凸块的顶端，并与所述第二柱状凸块之间另有一第二润湿层。在本技术的一实施例中，所述基板的第一接垫上依序镀有ー粘着层及ー铜种子层，以结合所述第一柱状凸块。在本技术的一实施例中，所述基板的第二接垫上依序镀有ー粘着层及ー铜种子层，以结合所述第二柱状凸块。在本技术的一实施例中，另包含一封装胶体，用以包覆保护所述芯片及所述数个第一柱状凸块。为达成本技术的前述目的，本技术提供另ー种半导体基板构造，其包含一基板，具有一上表面及下表面，所述上表面设有数个第一接垫，及所述下表面设有数个第二接垫；一基板，具有一上表面及下表面，所述上表面设有数个第一接垫，及所述下表面设有数个第二接垫；数个第一柱状凸块，设于所述数个第一接垫上，用以做为所述基板的数个芯片连接端；数个导线，设于所述数个第一接垫上，用以做为所述基板的数个芯片连接端；及数个第二柱状凸块，设于所述数个第二接垫上，用以做为所述基板的数个外部输入输出端。附图说明图I是ー现有半导体基板构造的侧视图。图2是本技术第一实施例半导体基板构造中基板与芯片结合前的示意图。图3是本技术第一实施例半导体基板构造中基板与芯片结合后的示意图。图4是本技术第一实施例半导体基板构造中基板与外部电路板结合前的示意图。图5是本技术第一实施例半导体基板构造中基板与外部电路板结合后的示意图。图6是本技术第二实施例半导体基板构造的示意图。具体实施方式为让本技术上述目的、特征及优点更明显易懂，下文特举本技术较佳实施例，并配合附图，作详细说明如下。再者，本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。请參照图2、3、4及5所示，其掲示本技术第一实施例的半导体基板构造的制造方法的概要示意图，其中所述半导体基板构造主要是预先在一基板20的上下表面上制作柱状凸块(例如铜柱凸块Cu pillar bumps),再利用柱状凸块与ー芯片40及一外部电路板60电性连接。本技术将于下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体基板构造，其特征在于所述半导体基板构造包含 一基板，具有一上表面及下表面，所述上表面设有数个第一接垫，及所述下表面设有数个第二接垫； 数个第一柱状凸块，设于所述数个第一接垫上，用以做为所述基板的数个芯片连接端；及 数个第二柱状凸块，设于所述数个第二接垫上，用以做为所述基板的数个外部输入输出端。2.如权利要求I所述的半导体基板构造，其特征在于所述第一柱状凸块的高度介于50至150微米；所述第二柱状凸块的高度介于100至300微米。3.如权利要求I所述的半导体基板构造，其特征在于所述第一柱状凸块的直径介于10至50微米；所述第二柱状凸块的直径介于30至150微米。4.如权利要求I所述的半导体基板构造，其特征在于所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。5.如权利要求I所述的半导体基板构造，其特征在于所述第一柱状凸块的顶端预焊有数个第一焊球，并且所述第一焊球与所述第一柱状凸块之间另有一第一润湿层。6.如权利要求I所述的半...

【专利技术属性】
技术研发人员：方仁广，
申请(专利权)人：日月光半导体上海股份有限公司，
类型：实用新型
国别省市：