本公开关于一种鳍片场效应晶体管(FinFET)。FinFET的示例性结构包括具有顶面的基板；在基板顶面上并具有锥形顶面的第一绝缘区域和第二绝缘区域；延伸在第一和第二绝缘区域之间的基板顶面上的基板的鳍片，其中鳍片包括凹陷部分，其具有低于第一和第二绝缘区域的锥形顶面的顶面，其中鳍片包括非凹陷部分，其具有高于所述锥形顶面的顶面；和在所述鳍片的非凹陷部分上的栅极堆叠。
【技术实现步骤摘要】
本专利技术涉及集成电路制造，更具体地说是涉及鳍片场效应晶体管。
技术介绍
由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。使用从通过如蚀刻掉一部分硅层而形成的基板延伸的薄垂直“鳍片”(或鳍片结构) 制造典型的FinFET。将FinFET的沟道形成在所述垂直的鳍片中。将栅极提供在所述鳍片的上方(或缠绕)。沟道的两侧都具有栅极使得栅极从两侧控制沟道。另外，在FinFET的凹陷源极/漏极(S/D)部分中的，利用选择性生长硅锗(SiGe)的应变材料可用于提高载体迁移率。然而，在互补金属-氧化物-半导体(CM0Q的制造中实现这些部件和工艺有挑战。例如，应变材料的非均勻分布导致施加到FinFET的沟道区域上的应力的非均勻性，从而增加器件不稳定和/或器件失灵的可能性。因此，需要的是改进的器件和制造应变结构的方法。
技术实现思路
在一个实施例中，鳍片场效应晶体管(FinFET)包括含有顶面的基板；在包括锥形顶面的基板顶面上顶面的第一绝缘区域和第二绝缘区域；延伸到在第一和第二绝缘区域之间的基板顶面上方的基板鳍片，其中鳍片包括凹陷部分，所述凹陷部分具有位于第一和第二绝缘区域的锥形顶面下方的顶面，其中鳍片包括非凹陷部分，所述非凹陷部分具有高于锥形顶面的顶面；和位于鳍片的非凹陷部分上的栅极堆叠。根据本专利技术所述的FinFET，其中所述锥形顶面包括平坦部分和锥形侧壁。根据本专利技术所述的FinFET，其中所述平坦部分的宽度与所述第一绝缘区域的最大宽度的比率为0. 05到0. 95。根据本专利技术所述的FinFET，其中所述锥形顶面包括弧形顶部。根据本专利技术所述的FinFET，其中所述锥形顶面包括在所述锥形顶面中间的最高点ο根据本专利技术所述的FinFET，其中所述锥形顶面的最低点和所述基板的所述顶面的距离在约100到200nm的范围内。根据本专利技术所述的FinFET，其中所述第一绝缘区域还包括在栅极堆叠下的具有平坦顶面的部分。根据本专利技术所述的FinFET，其中所述锥形顶面的平坦部分的宽度小于所述平坦顶面的最大宽度。根据本专利技术所述的FinFET，其中所述平坦顶面与所述锥形顶面的最高点共平面。根据本专利技术所述的FinFET，其中所述平坦顶面高于所述锥形顶面的最高点。根据本专利技术所述的FinFET，其中所述平坦顶面和所述锥形顶面的所述最高点之间的距离在约0. 1到0. 3nm的范围内。根据本专利技术所述的FinFET，其中所述鳍片的非平坦部分的所述顶面和所述锥形顶面的最高点之间的距离在约100到200nm的范围内。根据本专利技术所述的FinFET还包括应变材料，在所述鳍片的所述凹陷部分上方， 其中所述应变材料具有基本平坦的表面。在又一个实施例中，制造鳍片场效应晶体管(FinFET)的方法包括提供具有第一绝缘区域和第二绝缘区域(各自具有顶面)的基板，以及位于第一和第二绝缘区域之间的鳍片，其中第一和第二绝缘区域的顶面在鳍片的顶面下方；在一部鳍片上和在一部分第一和第二绝缘区域上形成栅极堆叠；凹陷一部分未被栅极堆叠覆盖的鳍片从而形成鳍片的位于第一和第二绝缘区域的顶面下方的凹陷部分；蚀刻未被栅极堆叠覆盖的第一和第二绝缘区域的顶面的拐角从而形成第一和第二绝缘区域的锥形顶面；然后在鳍片的凹陷部分和第一以及第二绝缘区域的锥形顶面上选择性地生长应变材料。根据本专利技术所述的方法，其中所述应变材料生长为具有基本平坦的表面。根据本专利技术所述的方法，其中使用湿法蚀刻工艺蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。根据本专利技术所述的方法，其中所述湿法蚀刻工艺包括在含有HF的溶液中蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。根据本专利技术所述的方法，其中使用非偏干蚀刻工艺蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。根据本专利技术所述的方法，其中使用CHF3作为蚀刻气体实施所述非偏干蚀刻工艺。根据本专利技术所述的方法，其中使用BF3作为蚀刻气体实施所述非偏干蚀刻工艺。以下参考附图的实施例给出了详细描述。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。图1是根据本专利技术的各个方面，示出制造FinFET的方法的流程图；以及图2A-图IOC是根据本专利技术的各个实施例，示出制造的各个阶段的FinFET的透视图和横截面视图。具体实施例方式据了解为了实施本专利技术的不同部件，以下公开提供了许多不同的实施例或示例。 以下描述元件和布置的特定示例以简化本公开。当然这些仅仅是示例并不打算限定。例如， 以下本描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成插入到第一部件和第二部件中的实施例， 使得第一部件和第二部件不直接接触。另外，本公开可在各个示例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有指定所述各种实施例和/或结构之间的关系。参照图1，示出了根据本公开的各个方面制造鳍片场效应晶体管(FinFET)的方法 100的流程图。方法100开始于提供基板的步骤102。方法100的下一步是在基板中形成鳍片的步骤104。方法100继续到步骤106其中介电材料沉积到基板上，而且移除介电层的顶部部分从而形成第一和第二绝缘区域，因此第一和第二绝缘区域的顶面低于鳍片的顶面。方法100继续到步骤108其中在一部分鳍片上和一部分第一和第二绝缘区域上形成栅极堆叠。方法100继续到步骤110其中凹陷一部分未被栅极堆叠覆盖的鳍片从而形成鳍片的位于第一和第二绝缘区域的顶面下方的凹陷部分。方法100继续到步骤112，其中蚀刻未被栅极堆叠覆盖的第一和第二绝缘区域的顶面的拐角从而形成第一和第二绝缘区域的锥形顶面。方法100继续到步骤114其中在鳍片的凹陷区域和第一和第二绝缘区域的锥形顶面上选择性地生长应变材料。如本公开中所使用的，FinFET200指任何基于鳍片的、多栅极晶体管。微处理器、 存储单元、和/或其它集成电路(IC)中可包括FinFET200。可注意到图1的方法不生产完整的FinFET200。可使用互补金属-氧化物-半导体(CM0Q技术加工工艺制造完整的 FinFET200。因此，可以理解可在图1的方法100之前，中间和之后提供额外的工艺，而且本文中只会简要地描述一些其它工艺。同样，为了更好地理解本公开的专利技术主旨，简化了图1 到图10C。例如，虽然附图示出了 FinFET200，可以理解IC可包括多个其它含有电阻器、电容器、电感器、保险丝等的器件。参考图2A-图10C，示出了根据本专利技术的各个实施例的在制造的各个阶段的 FinFET200的各个透视图和横截面视图。图2A为根据实施例的处于制造的各个阶段之一上的具有基板202的FinFET200 的透视图，且图2B为沿着图2A的线a-a取的FinFET的横截面视图。在一个实施例中，基板202包括晶体硅基板(如晶圆)。取决于设计需求(如ρ-型基板或η-型基板)基板202 可包括各种掺本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林宏达，傅竹韵，黄信烨，杨淑婷，陈宏铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。