本发明专利技术提供一种具有掺杂区的集成电路电感器和衬底。衬底可以是ｐ型衬底并且衬底可以具有ｎ型掺杂区。ｎ型掺杂区可以包括ｎ型阱、深ｎ型阱和ｎ＋区。ｎ型掺杂区可以以条带图案形成，诸如在三角梳状图案条带或者系列Ｌ型条带。条带可以垂直于电感器的螺旋定向。可以向ｎ型掺杂区施加正偏置电压以在ｎ型掺杂区之间的衬底中创建耗尽区。耗尽区可以增加电感器和衬底之间的有效距离，最小化电感器和衬底之间的不期望的耦合效应以及提高电感器的效能。
【技术实现步骤摘要】
【国外来华专利技术】具有掺杂衬底的集成电路电感器本申请要求2009年1月30日提交的美国专利申请No. 12/363, 545的优先权。
技术介绍
本专利技术涉及集成电路电感器，具体地涉及具有掺杂衬底区域的集成电路电感器。通常有必要在集成电路上设置电感器。例如，电感器经常用于诸如射频电路、微波电路的应用以及其它模拟电路应用。尽管有时候可能使用外部电感器，但是由于性能、可靠性或者成本效率的原因，在集成电路自身上形成的电感器经常是优选的或者要求的。当设计集成电路上的电感器时，重要的是使电感器和集成电路衬底之间可能出现的不期望的耦合效应最小化。这些效应可以包括电感器和衬底之间的耦合电容，或者感应衬底中的涡流的电磁场。耦合电容和涡流可以降低电感器的效能。电感器的效能通常用质量因数Q表示，其与电感器中存储的能量除以一个振荡周期中消耗的能量成正比。电感器和衬底之间的耦合效应可以降低质量因数Q。降低衬底耦合效应的典型技术包括将电感器布置在集成电路上的电介质堆的最上层之一上以使将电感器和衬底之间的距离最大化。还可以在电感器和衬底之间形成图案化导电材料层以屏蔽衬底免受电磁场的影响。这些技术对于生产期望的Q因数不总是充分的。因此期望能够提供具有降低的衬底耦合效应和令人满意的质量因数的集成电路电感器。
技术实现思路
根据本专利技术，提供一种具有电感器和衬底的集成电路。衬底可以被选择性地掺杂并且偏置以使电感器和衬底之间的不期望的耦合效应最小化。衬底可以是ρ型衬底。衬底的各部分可以具有η型掺杂区。η型掺杂区可以包括 η型阱(“η阱”)、深η型阱(“深η阱”)和η+区。还可以使用η型掺杂区的组合。例如， 可以在深η型阱上方形成的η型阱中形成η+区。η型掺杂区可以以η型掺杂区的条带图案形成在衬底上。条带可以彼此被未掺杂衬底的间隔分离。条带可以与电感器的螺旋导电线正交形成以最小化由于接近电感器而可能在衬底和η掺杂区中感应的可能的涡流。条带可以例如是L形条带。η型掺杂区可以相对于P型衬底正偏置。正偏置可以造成在η型掺杂区的条带之间形成耗尽区(耗尽区)。耗尽区可以延伸到衬底中的特定深度。耗尽区可以比η型掺杂区更深地延伸到衬底中。耗尽区可以增加电感器和衬底之间的有效距离，最小化电感器和衬底之间的不期望的耦合效应。本专利技术的其它特征、其本质以及各种优点将从所附的附图和随后的详细描述中更明显。附图说明图1是根据本专利技术的实施例的集成电路的截面图，示出电介质堆中的金属层和通孔层；图2是根据本专利技术的实施例的螺旋电感器的顶视图；图3是根据本专利技术的实施例可以使用的图案化的地屏蔽的顶视图；图4是根据本专利技术的实施例的具有电感器和有掺杂区的衬底的集成电路的截面图；图5是根据本专利技术的实施例的具有电感器和有偏置的η阱和耗尽区的衬底的集成电路的截面图；图6是根据本专利技术的实施例的具有电感器和有η+区、η阱和耗尽区的衬底的集成电路的截面图；图7是根据本专利技术的实施例的集成电路的截面图，示出具有η+区、η阱和深η阱的衬底；图8是根据本专利技术的实施例的集成电路的截面图，示出具有η+区的衬底；图9是根据本专利技术的实施例的具有η型掺杂区和耗尽区的衬底的顶视图；图10是根据本专利技术的实施例的具有包含条带形状的η+区的条带形状的η阱的衬底的顶视图；图11是根据本专利技术的实施例的包含例示梳状图案的η阱的衬底的顶视图；图12是根据本专利技术的实施例的衬底的一部分的截面图，示出掺杂的衬底区域如何可以被硅化以增强导电性。具体实施例方式本专利技术涉及一种具有用于使电感器到衬底的耦合最小化的掺杂衬底区域的集成电路电感器。图1示出集成电路的截面图。图1中的集成电路10具有硅衬底20。衬底20可以是P型衬底或者η型衬底。在衬底20上方是多晶硅层22，其可以用于为位于衬底20中的器件形成导电区域。多晶硅层22上方是交替的金属层M和通孔层沈。金属层M可以用于形成集成电路10上的器件之间的导电路径。金属层M中的导电路径之间的空间通常用电介质材料填充。通孔层26可以包含短的竖直导电“通孔”，其形成金属层M之间的连接。电介质材料可以填充通孔层沈上的通孔之间的空间。金属层M通常被编号为“Ml、 M2、···”，开始于最接近衬底20的金属层Μ。通孔层沈通常被编号为“VI、V2…”，开始于最接近衬底20的通孔层26。共同地，金属层M和通孔层沈可以被认为是电介质堆观。 图1示出11个金属层对和10个通孔层沈，但是电介质堆观上可以存在任意数量的金属层对和通孔层沈。例如，可以存在6个金属层M或者8个金属层Μ。电介质堆观上方可以是焊盘层25。焊盘层25可以是用于形成接触焊盘的铝铜层或者其它导电层。为了使不期望的衬底耦合效应最小，集成电路电感器经常形成在集成电路10的电介质堆观的最上层之一中。这使电感器和衬底20之间的距离最大化。例如，在诸如图1 的包含11个金属层M的集成电路10的集成电路中，电感器可以形成在金属层Mll中。如果集成电路包含不同数量的金属层，则电感器可以形成在最上层金属层M中。电感器还可以形成在两个不同金属层M的若干部分中，诸如最上面的两个金属层24 (例如在图1被通孔层VlO中的通孔连接的金属层MlO和Mil)。电感器还可以形成在最上层金属层M和焊盘层25的若干部分中。图2示出可以用于集成电路10中的类型的螺旋电感器38。螺旋电感器38可以形成在电介质堆观的一个或者更多个最上层中，诸如金属层Mll (例如见图1)。螺旋电感器 38具有端子40和42，信号通过端子40和42可以从器件10上的电路被提供到电感器38。 电感器38可以具有交叠段44，其形成在包含电感器的其它部分的金属层上方或者下方的层中。例如，如果电感器38的主要部分形成在诸如图1的金属层Mll的最上层金属层M 中，则交叠段44可以形成在图1的焊盘层25中。交叠段44还可以形成在诸如图1的金属层MlO的金属层中。当来自电感器38的磁通在诸如图1的衬底20的集成电路10的部分中感应涡流时，涡流将趋向于在箭头34所示的方向定向(即平行于电感器38的螺旋)。在图2中，电感器38被示出为由直段构成，它们彼此相连以形成八边几何形状。然而，可以使用任何合适的几何形状用于电感器38。如果期望，则电感器38可以具有圆形几何形状、方形几何形状或者任何其它合适的几何形状。电感器38可以由任何适当线宽度的线形成。示出螺旋电感器38具有两个同心螺旋，但是电感器38可以具有任何合适数量的螺旋。螺旋电感器38可以是任何合适大小。螺旋电感器38可以例如还具有100微米、200 微米、500微米的直径，或者其它合适的直径。螺旋电感器38可以在任何适当频率下工作。 例如，螺旋电感器可以工作在IGHz、2GHz、6GHz等。螺旋电感器38可以被设计为针对期望的频率范围使性能最大化。形成电感器38的线的线宽度对电感器的串联电阻起作用。更宽的线导致更低的串联电阻，这趋向于提高电感器38的质量因数Q。为了减小串联电阻，电感器38可以形成在两个相邻的金属层M中，使得在一个金属层M中的电感器的部分直接位于另一金属层 24中的电感器的部分上方。(如在示例中，电感器可以形成在图1的金属层MlO和金属层 Mll中)。两个金属层中的电感器的部分可以通过中间的通孔层沈中的竖直通孔连接(诸如示例中的通孔层V10)。在两个金属层M中用重复线本文档来自技高网...
【技术保护点】
１．一种集成电路，其包括：螺旋电感器；和位于所述螺旋电感器下方的具有ｎ型掺杂区的ｐ型衬底，其中所述ｎ型掺杂区被正偏置使得所述ｐ型衬底在所述ｎ掺杂区之间被完全耗尽。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J·T·瓦特，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。