本申请涉及一种ESD保护的方法，包括：a)提供ESD-二极管，其包括阳极和阴极，并且具有正向偏压VD-FB和反向击穿电压VD-RB，大于正向偏压VD-FB，二极管允许电流在从阳极到阴极的正向方向流动，小于反向击穿电压VD-RB，二极管允许电流在从阴极到阳极的反向方向流动；b)提供多个ESD子电路，每个ESD子电路包括与电阻串联耦合的ESD-二极管，每个ESD子电路具有第一和第二电端子；c)将所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压输入或输出，并且第二电端子连接到公共电压；和d)提供在ESD-二极管的正向偏压VD-FB和反向击穿电压VD-RB之间的范围的高电压输入电压摆幅。这具有简化标准CMOS工艺的使用，得到高于标称电压I/Os的优点。
【技术实现步骤摘要】
目前的应用涉及用于实现射频发送器和接收器的集成电路，如用于低功耗，如便携电子设备。本公开特别涉及一种ESD保护采用标准CMOS或BICMOS IC工艺制造的集成电路的高电压输入或输出的方法，期望所述高电压输入或输出经历的电压摆幅比(规定的) 标准CMOS或BICMOS IC工艺的I/O晶体管的最大电压大。进一步的应用涉及一种执行标准CMOS或BICMOS工艺的集成电路(IC)，其应用以及包括收发器IC和天线的制成品。本公开对于例如低功耗通讯设备，如具有无线接口的便携设备，如监听装置 (listening device),如助听器(hearing instrument)的应用是有益的。
技术介绍
当在集成电路(IC)中期望一个高电压摆幅(如> 3. 3Vpp)时，典型地将选择一种特定的高电压工艺。然而这些工艺典型的对于超低功耗应用是不适用的(或使用成本太1 ) ο一些情况下，支持大电压摆幅对于应用有着重要的益处。这些应用如用于具有窄带宽(与具有高品质因子Q的RF-IC共振)的RF-IC(射频集成链路，射频(RF)如定义为频率范围在3kHz和3GHz之间)和天线之间的天线接口。在一些情况下，大电压摆幅(用于提供所需的传输电压)使得可以使用具有高阻抗(如，较大电感)的天线。这使得具有较小的片上电容(对于给定的工作频率)，并且因此可以保护重要的IC芯片区域。在这样一个系统中，高阻抗的另一个益处是较弱的接受信号也可以具有较大的电压摆幅。这提供了接收器中有效的低电流损耗和/或更好的射频敏感性。关于天线上的大电压摆幅通过适当的阻抗变换可以与低电平(如集成电路可承受的)相适应。这种变换典型的通过分离离散元件(片外)来限制电压摆幅或最大设计弹性或提高Q-因子或——假设大电容值——以降低成本来实现。可是，在物理上小尺寸电子器件中，体积是一个重要的限制参数(例如，如在便携器件，如监听器件，如适合于戴在使用者耳朵上的助听器)，其周边元件的使用被最小化(以节省空间)。因此，在这样的情况下，优选允许大电压摆幅直接作用于收发器IC的l/0s(如，通过全部或部分片上本地阻抗转换电路，比较，将未审的2010年6月22日提交的欧洲专利申请号为10166743.4的专利申请合并在此作为参考)。从技术和经济的观点考虑，使用标准CMOS工艺或BiCMOS工艺来实现收发器功能和相关信号处理是有吸引力的。需要适当的高电压I/Os的ESD保护。最普通的ESD保护器件是基于有源器件，因此其典型的被限制于用于标准CMOS工艺的晶体管厚氧(1/0)的最大额定值和可能稍低于地(小于阈值或结二极管电压)。所述标准CMOS工艺为如1. 8V士 10%，或2. 5V士 10%，或3. 3V士 10%，或5V± 10%。即其将典型的被限制在-0.5V(或0.4V)到3.6V(用于标准3.3V工艺)的范围内。US2009/0040670A1公开了一种包括二极管链和保护环的ESD电路，其中使用了寄4生NPN/PNP双极晶体管。US6441439B1公开了一种静电放电(ESD)保护器件，用于保护半导体器件对抗基于静电放电的瞬态高电压。其包括多个第一 P+区域，多个第二 P+区域，一个N+区域，和一个N型阱，其形成多个pnp器件并联以允许瞬态电压从输入焊垫到地进行放电。所述的N+ 区域，P"衬底和N-阱形成一个npn器件，其不直接连接到地或者输入焊垫，并且允许瞬态电压在相反的方向放电。
技术实现思路
如果期望大电压摆幅来最优化天线阻抗，RF-IC上唯一需要接触(handle)最大电压摆幅的结点是直接连接到天线线圈的I/O端子。使用差分驱动是更合适的(但不是必须的)，因为这样可以最优化经过天线的电压摆幅并且可能可以减小耦合伸扰噪声。这些端子必须被ESD保护。为了最优化天线电阻，采用基于特定二极管的ESD保护以使得电压摆幅超过在IC 上的晶体管在天线端子/RF-I/0的额定值的方式。基于特定二极管的静电放电(ESD，electrostatic discharge)保护的使用可以在标准IC工艺中使能高电压摆幅，其对如与天线输入相连接，如在低功耗便携通讯设备是有益的。提出ESD保护电路的特定实施例(们)。本申请的一个目的是提供采用标准IC工艺的集成电路，其支持大于标称的输入/ 输出摆幅。本申请的目的通过在附属的权利要求中描述的该专利技术和如下所所描述的来实现。本申请的一个目的是通过一种保护采用标准CMOS或BiCMOS工艺制造的集成电路的高电压输入或输出的ESD保护的方法来实现的，所述高电压输入/输出允许出现电压摆幅大于标准CMOS或BiCMOS工艺的特定最大I/O电压。所述方法包括， 提供一个ESD-二极管，其包括阳极和阴极，和具有一个正向偏压VD-FB和反向击穿电压VD-RB，大于正向偏压VD-FB，二极管允许电流在从阳极到阴极的正向方向流动，小于反向击穿电压VD-RB，二极管允许电流在从阴极到阳极的反向方向流动；·提供多个ESD子电路，每个ESD子电路包括一个与一个电阻串联耦合的ESD-二极管，每个ESD子电路具有第一和第二电端子；·将所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压输入或输出，并且第二电端子连接到公共电压；·提供在ESD- 二极管的正向偏压VD-FB和反向击穿电压VD-RB之间的范围的高电压输入的电压摆幅。这有利于简化标准CMOS或BiCMOS工艺用于高电压I/Os的应用。当使用的合适的阻抗转换，就可能在没有任何有源器件(如，1/0晶体管)的高电压I/Os上产生和支持相关的大电压摆幅，其被暴露于大于标准CMOS工艺(如， 3. 3V± 10%)所能经受住的特定最大电压。暴露于更高的电压导致减少器件的寿命——并且(依赖于实际电压)甚至可能是立即产生永久性破坏。在一个实施例中，所述方法包括， 提供执行标准CMOS或BiCMOS工艺的IC的高电压输入或输出，其包括无源阻抗转换电路。在本文中，二极管的“反向击穿电压”意味着可以施加到二极管而不导致电流显著增大的最大反向电压。这个电压有时称作峰值反向电压(PIV)。标准IC工艺通常可能包括任何一种对其指定了标称额定值(如，最大电压)的元件(包括晶体管)。目前已知的标准IC工艺包括指定5V或3. 3V或2. 5V或1. 8V (士 10% ) 最大输入或输出电压的工艺。典型的，考虑标准CMOS或BiCMOS (混合双极和CMOQ工艺。 在一个实施例中，标准IC工艺是CMOS或BiCMOS工艺，其中标准厚氧晶体管(如，I/O晶体管)指定为允许最大如5V或3. 3V输入或输出电压(士 10%)。优选的使用标准CMOS工艺。优选的，ESD子电路包括信号ESD-二极管，其与电阻串联耦合。在一个实施例中， ESD子电路包含一个ESD- 二极管和一个电阻。在一个实施例中，所述ESD- 二极管是N-阱 /P-衬底二极管。在一个实施例中，所述方法提供高电压摆幅是大于4V，例如大于6，例如大于8V， 例如大于IOVo在一个实施例中，所述方法提供大电压摆幅是大于指定最大I/O晶体管电压额定值的两倍，例如大于指定最大I/O晶体管电压额定值的2. 5或3倍。优选的，ESD- 二极管从具有最大反向击穿电压的(pn结)本文档来自技高网...
【技术保护点】
１．一种ＥＳＤ保护的方法，用于保护采用标准ＣＭＯＳ或ＢｉＣＭＯＳ ＩＣ工艺制造的集成电路的高电压输入或输出，所述高电压输入或输出允许呈现大于标准ＣＭＯＳ或ＢｉＣＭＯＳ ＩＣ工艺的特定最大Ｉ／Ｏ电压的电压摆幅，所述方法包括ａ．提供ＥＳＤ－二极管，其包括阳极和阴极，并且具有正向偏压ＶＤ－ＦＢ和反向击穿电压ＶＤ－ＲＢ，在大于正向偏压ＶＤ－ＦＢ时，二极管允许电流在从阳极到阴极的正向方向流动，在小于反向击穿电压ＶＤ－ＲＢ时，二极管允许电流在从阴极到阳极的反向方向流动；ｂ．提供多个ＥＳＤ子电路，每个ＥＳＤ子电路包括与电阻串联耦合的ＥＳＤ－二极管，每个ＥＳＤ子电路具有第一和第二电端子；ｃ．将所述的ＥＳＤ子电路并联连接，第一电端子连接到集成电路的高电压输入或输出，并且第二电端子连接到公共电压；ｄ．使得高电压输入电压摆幅在ＥＳＤ－二极管的正向偏压ＶＤ－ＦＢ和反向击穿电压ＶＤ－ＲＢ之间的范围内。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：科勒·T·克里斯坦森，
申请(专利权)人：奥迪康有限公司，
类型：发明
国别省市：DK
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。