用于高电压应用的ＭＯＳＦＥＴ及其制作方法技术

一种包括绝缘体上半导体（ＳＯＩ）衬底的ＰＭＯＳ器件，所述ＳＯＩ衬底具有在其上提供ｎ型半导体材料的有源层（２４）的绝缘材料层（２２）。通过扩散将ｐ型源极和漏极区（１４、１６）设置在ｎ型有源层（２２）中。将ｐ型栓塞（２８）设置在源极区（１４）处，该栓塞穿过有源半导体层（２４）延伸至绝缘层（２２）。提供栓塞（２８）以便能够将施加到器件上的源极电压显著地偏移到衬底电压以上，而不会发生过大的泄漏电流。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种适用于高电压应用的MOSFET及其制造方法。
技术介绍
场效应晶体管(FET)本质上是一种半导体电流通道，其电导率通过施加与电流垂直的电场来控制。所述电场由反向偏置pn结产生。一种具体类型的FET公知为金属-氧化物-半导体(MOS)FET，即所谓的表面FET，并且通过将第一导电类型的两个同心掺杂的半导体区域扩散到轻掺杂的第二导电类型半导体衬底中来制作。例如参考图1，典型的所谓“体”PMOS晶体管10包括轻掺杂n-型衬底12，在其中扩散了两个掺杂的p型半导体区14、16。p型区14、16形成器件的源极和漏极，其间具有沟道(由箭头18表示)。所述器件还包括栅极区20。在使用中，当在栅极20和衬底之间施加电压时，电流跨过沟道18从源极流到漏极。体MOS结构具有以下缺点在CMOS(互补MOS)结构中，PMOS器件的n型区或阱和相邻的NMOS器件的p型区或阱有效地形成了各自的pn结，结果存在一对双极型晶体管，其一是npn型和另一是pnp型，从而形成寄生pnpn可控硅(thyristor)。关于该可控硅可能出现公知为闭锁的现象，从而作为例如外部噪声的结果，其保持为导电的并且不会恢复。因此，NMOS和PMOS器件之间的距离不能做得太小，否则上述双极型晶体管的增益将不可接受地高，而在避免闭锁的努力中，需要使双极型晶体管的增益最小化。从而，采用体MOS结构限制了集成密度。此外，在体MOS结构中，全部的源极和漏极区具有在相同的衬底或阱之间形成的pn结，并且由pn结产生的所得到的寄生电容对于器件的高速操作是非常不利的。相对于体材料，绝缘体上硅(SOI)材料提供潜在的优势，用于制作高性能集成电路，并且在绝缘体上的单晶半导体层中形成MOSFET的方法公知为SOI-MOS形成方法。参考图2，SOI-(P)MOS结构在很多方面与如图1所示的体MOS结构类似，并且用相同的参考数字表示相似的元件。然而，在这种情况下，所述结构包括其中具有掩埋氧化物(BOX)层22的衬底12，在所述SOI衬底中提供了轻掺杂n型半导体层24。将浅的p型源极和漏极区14、16扩散到n型半导体层24中，并且如前所述提供栅极区20。因此，MOS器件在其正下方具有相对较厚的绝缘体，并且其特征在于以下能力将漏极结电容和信号线到衬底的电容减小到传统体MOS器件的电容的大约1/10。此外，将MOS与支撑衬底绝缘且隔离，并且因此其特征还在于以下能力实质上消除了由α射线的辐射和闭锁现象引起的缺点。此外，二氧化硅支持比硅pn结高得多的电压，所以在SOI-MOS中，全部器件和衬底之间的SiO2隔离在较小区域中允许高得多的电压差，并且SOI技术允许在相对于操作晶片(handle wafer)为负的电压使用MOSFETs。存在其中采用其源极与正电压基准(电源)线Vs相连的PMOS器件的许多应用。在相对较高电压的应用中，这可能引起问题，因为操作晶片衬底26(参见图2)将处于比源极(处于Vs处)低得多的电势(Vhw＝OV)。结果，可能在PMOS器件的轻掺杂n型层24中(从掩埋氧化物层22向上(向表面))出现耗尽(由此，移动载流子从半导体层的区域基本消失的现象)。如果Vs偏移地太多，可以在掩埋氧化物层22处产生反型层。类似地，在NMOS器件中存在相似的问题，所述NMOS器件用在相对于操作晶片为负的电压处。这可能引起从源极到漏极的不可接受的高泄漏电流，当掩埋氧化物层22处的上述耗尽层接触从漏极区16延伸到n型区24的耗尽层(未示出)、并且源极区14与n型区24接触时，或当掩埋氧化物层22的耗尽层接触源极区14时，出现所述泄漏电流。如图4a和图4b所示，在根据现有技术的具有0.9e12/cm2的掺杂剂量的n型区的PMOS器件中，当将源极电压偏移到操作晶片衬底电压以上25V时(图4b)，相对于其中没有将源极电压偏移到操作晶片衬底以上的情况下(图4a)，泄漏电流随着源极到漏极电压的大小而增加。该泄漏目前将PMOS器件的使用限制为Vhw以上大约20V，或者如果n型区24的掺杂剂量增加则限制为更高一些，尽管这样，PMOS可以偏移达到的电压Vs-Vhw还是受限制。美国专利No.6,225,667描述了一种SOI-MOS晶体管，其中源极区从衬底的表面向绝缘层延伸，以便减小器件的浮置体效应(通过消除浮置源极区)，所述浮置体效应可以包括从源极到漏极的泄漏电流。然而，另一方面，如果在没有体接触的情形下制作器件(即，将此种器件的体区域保持浮置)，则可以极大地简化SOI中的电路布局，并且大大地增加了封装密度。现在我们已经设计了改进的配置，本专利技术的一个目的在于提供一种MOS器件及其制造方法，从而可以将施加到其上的源极电压显著地偏移到衬底电压以上(例如，70V或更多)，而不发生过大的泄漏电流。
技术实现思路
根据本专利技术，提出了一种金属-氧化物-半导体器件，包括绝缘体上半导体衬底，具有在其上提供第一导电类型的掺杂半导体区的绝缘材料层；所述第一导电类型的栅极区；在所述第一导电类型的所述区域内的所述器件的表面处提供的源极区和漏极区，所述源极区和漏极区包括第二导电类型的各自掺杂半导体区，并且在源极区和漏极区之间限定沟道，其中在所述源极和漏极区以及所述绝缘材料层之间提供间隙，所述器件还包括所述第二导电类型的栓塞区，从所述源极区处或附近的所述器件的所述表面延伸至所述第一导电类型的所述掺杂半导体区中，并且与所述源极区电短路。并且，根据本专利技术，提供一种制作金属-氧化物-半导体器件的方法，所述方法包括提供绝缘体上半导体衬底，具有在其上提供第一导电类型的掺杂半导体区的绝缘材料层；提供所述第一导电类型的栅极区；通过扩散在所述第一导电类型的所述区域内的所述电器件表面处提供源极区和漏极区，所述源极区和漏极区包括第二导电类型的各自掺杂半导体区，并且在源极区和漏极区之间限定沟道，其中在所述源极和漏极区以及所述绝缘材料层之间提供间隙，所述方法还包括形成所述第二导电类型的栓塞区，该栓塞区从所述源极区处或附近的所述器件的所述表面延伸至所述第一导电类型的所述掺杂半导体区中，并且与所述源极区电短路。本专利技术还扩展到包括如上所限定的MOS器件的集成电路。优选地，栓塞区从所述源极区处的所述器件的所述表面延伸至所述绝缘材料层。在器件的表面和绝缘层之间的源极区处提供栓塞，提供了具有电荷载流子的上述反型层(以便防止其达到扩散的源极区或漏极区的耗尽区)，并且将电势固定在源极电压Vs处。在优选的实施例中，MOS器件包括PMOS晶体管，其中所述第一导电类型是n型，并且所述第二导电类型是p型。然而，MOS器件同样可以是NMOS晶体管。优选地，所述绝缘材料层是掩埋绝缘层，例如掩埋氧化物层。要求栓塞区具有与源极区相同的电势，即，需要将其电短路。这可以通过金属接触等，或通过重叠掺杂来实现。因此，在一个典型实施例中，栓塞区至少部分地与所述源极区重叠。重叠的范围应该足够应付工艺变化。在本专利技术的一个特定典型实施例中，可以采用任意合适的掺杂剂对所述第二导电类型的半导体材料掺杂，例如磷(其原子相对较轻，所以易于注入到几个微米的深度)，可以采用约0.1e12/cm2至3e12/cm2范围内的掺杂剂量。参考这里描述的实施例，这些和其他方面将是显而易见的，并且对照实施例本文档来自技高网...

【技术保护点】
一种金属－氧化物－半导体器件，包括：绝缘体上半导体衬底（２６），具有在其上设置有第一导电类型的掺杂半导体区域（２４）的绝缘材料层（２２）；所述第一导电类型的栅极区（２０）；源极区（１４）和漏极区（１６），设置在所述第一导电类型的所述区域（２４）内的所述器件的表面处，所述源极区和漏极区（１４、１６）包括第二导电类型的各自掺杂半导体区域，并且在源极区和漏极区之间限定沟道，其中在所述源极区和漏极区（１４、１６）以及所述绝缘材料层（２２）之间设置间隙，所述器件还包括所述第二导电类型的栓塞区（２８），从所述源极区（１４）处或附近的所述器件的所述表面延伸至所述第一导电类型的所述掺杂半导体区域（２４）中，并且与所述源极区（１４）电短路。

【技术特征摘要】
【国外来华专利技术】EP 2004-10-14 04105042.81.一种金属-氧化物-半导体器件，包括绝缘体上半导体衬底(26)，具有在其上设置有第一导电类型的掺杂半导体区域(24)的绝缘材料层(22)；所述第一导电类型的栅极区(20)；源极区(14)和漏极区(16)，设置在所述第一导电类型的所述区域(24)内的所述器件的表面处，所述源极区和漏极区(14、16)包括第二导电类型的各自掺杂半导体区域，并且在源极区和漏极区之间限定沟道，其中在所述源极区和漏极区(14、16)以及所述绝缘材料层(22)之间设置间隙，所述器件还包括所述第二导电类型的栓塞区(28)，从所述源极区(14)处或附近的所述器件的所述表面延伸至所述第一导电类型的所述掺杂半导体区域(24)中，并且与所述源极区(14)电短路。2.根据权利要求1所述的器件，其中，所述栓塞区(28)从所述器件的所述表面延伸至所述绝缘材料层(22)。3.根据权利要求1所述的器件，包括PMOS晶体管，其中所述第一导电类型是n型，并且所述第二导电类型是p型。4.根据权利要求1所述的器件，包...

【专利技术属性】
技术研发人员：扬J科宁，扬哈姆尼兰，约翰内斯HHA埃格伯斯，马尔腾J斯韦恩伯格，阿尔弗雷德格雷克斯特，阿德里安娜W鲁迪克休泽，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]