栅驱动晶闸管电路以及静电保护电路制造技术

本发明专利技术提供了栅驱动晶闸管电路以及静电保护电路，所述栅驱动晶闸管电路包括：半导体衬底，位于半导体衬底内且相邻的N阱以及P阱；位于N阱内的第一N+型注入区；位于P阱内的第二N+型注入区；位于N阱上的PMOS晶体管，所述PMOS晶体管包括N阱表面的控制栅，位于控制栅两侧N阱内的P+型源区以及P+型漏区；所述漏区延伸至P阱内与之连接，且与所述第二N+型注入区相隔离；所述源区与第一N+型注入区相隔离；阳极，分别与所述第一N+型注入区、源区电连接；阴极，分别与所述P阱、第二N+型注入区电连接；栅驱动电路，包括分别在所述N阱与控制栅之间以及控制栅与阴极之间正向连接的二极管。本发明专利技术具有持续性降低晶闸管触发电压的能力。

【技术实现步骤摘要】

本专利技术涉及集成电路静电保护电路设计领域，尤其涉及一种栅驱动晶闸管电路以及静电保护电路
技术介绍
如今，随着集成电路制造工艺的改进，CMOS集成电路的特征尺寸也越来越小。然而，随之而来的，集成电路对于静电放电(ESD，Electrostatic Discharge)的防护能力也越来越弱，即随着器件尺寸的越来越小，器件所能承受的静电电压也越来越小。并且，由于集成电路所处的工作环境中的静电并不会因为集成电路尺寸的缩小而有任何改变，因此，与大尺寸集成电路相比，现今采用深亚微米制造工艺制造的集成电路更容易受到静电放电的影响而损坏。集成电路组件中首先遭遇静电放电的通常为直接耦接至集成电路芯片的焊垫或端子的输入/输出电路。因而，静电放电保护电路通常也与所述输入/输出电路相连。晶闸管被经常使用于静电保护电路以防止静电破坏(ESD)，通常将晶闸管的阳极以及阴极分别作为静电保护电路的输入端或输出端，正常工作情况下，晶闸管两极的电势差不超过其触发电压，晶闸管不导通，而在产生ESD静电脉冲时，由于ESD静电脉冲具有大电压，高能量的特性，因此很容易触发晶间管导通，从而经由晶间管释放，实现静电保护的目的。本文档来自技高网...

【技术保护点】
１．一种栅驱动晶闸管电路，其特征在于，包括：半导体衬底，位于半导体衬底内且相邻的Ｎ阱以及Ｐ阱；位于Ｎ阱内的第一Ｎ＋型注入区；位于Ｐ阱内的第二Ｎ＋型注入区；位于Ｎ阱上的ＰＭＯＳ晶体管，所述ＰＭＯＳ晶体管包括Ｎ阱表面的控制栅，位于控制栅两侧Ｎ阱内的Ｐ＋型源区以及Ｐ＋型漏区；所述漏区延伸至Ｐ阱内与之连接，且与所述第二Ｎ＋型注入区相隔离；所述源区与第一Ｎ＋型注入区相隔离；阳极，分别与所述第一Ｎ＋型注入区、源区电连接；阴极，分别与所述Ｐ阱、第二Ｎ＋型注入区电连接；栅驱动电路，包括分别在所述Ｎ阱与控制栅之间以及控制栅与阴极之间正向连接的二极管。

【技术特征摘要】

【专利技术属性】
技术研发人员：单毅，陈晓杰，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31