本发明专利技术提出一种具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器(low?dropout?regulator，LDO)。其中，具有静电防护的功率晶体管元件包含：P型金属氧化物半导体(P-type?metaloxide?semiconductor，PMOS)场效晶体管(field?effect?transistor，FET)，其源极端与漏极端分别电连接于电压输入端与电压输出端；以及静电防护元件，与电压输入端以及电压输出端电连接，并提供静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护PMOSFET。
【技术实现步骤摘要】
本专利技术涉及一种具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器，其中为该功率晶体管元件提供了静电放电路径。
技术介绍
图1显示现有技术的低压差稳压器示意图，低压差稳压器(lowdropout regulator，LDO)100为一种线性稳压器，用以将输入电压Vin转换为输出电压Vout，其基本结构如图所示，包含误差放大电路10以及功率晶体管元件20，误差放大电路10接收输出电压取样讯号，输出电压取样讯号输出电压与接地电位之间，具有串联电阻R1与R2，撷取R2上的分压作为输出电压取样讯号。误差放大电路10比较输出电压取样讯号与参考讯号Vref，并将比较结果放大输出至功率晶体管元件20中PMOSFET的栅极，以控制源极与漏极间的导通程度，也就是输入电压Vin与输出电压Vout间的转换参数。功率晶体管元件20中PMOSFET的结构剖面图如图2所示，从剖面图视之，PMOSFET位于P型基板(P-sub)21上，于上表面以下形成相邻的高压N型井区(NW)23以及高压P型井区(PW)24；并于两井区中形成多个浅沟槽绝缘区(shallow trench isolation，STI)25、N+本体极26、P+源极27、以及P+漏极29；以及于上表面以上形成栅极28。 请继续参阅图1及图2，功率晶体管元件20的输出端为接触垫1，其可能接触到人体，或于应用及测试环境中接触到各种电场，因而可能会累积电荷而产生静电压或直接接触到高静电压，当静电压高于功率晶体管元件20所能容忍的范围时会经由放电路径放电，其中一个可 能的放电路径如图2中的虚线所示，如此将造成电路的操作错误或是严重损坏元件。 有鉴于此，本专利技术即针对上述现有技术的不足，提出一种具有静电防护的功率晶体管元件与低压差稳压器。
技术实现思路
本专利技术目的之一在于克服现有技术的不足与缺陷，提出一种具有静电防护的功率晶体管元件。 本专利技术的另一目的在于，提出一种使用上述功率晶体管元件而具有静电防护的低压差稳压器。 为达上述目的，就其中一个观点言，本专利技术提供了一种具有静电防护的功率晶体管元件，包含：PMOSFET，其源极与漏极分别电连接于一电压输入端与一电压输出端；以及静电防护元件，与该电压输入端以及该电压输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该PMOSFET；其中，该电压输出端为一接触垫，可供电连接至一负载电路。 上述具有静电防护的功率晶体管元件中，该静电防护元件可更包含一深N型井区(deep N-well，deep NW)或一N型埋层(N-type buriedlayer，NBL)。 在其中一种实施型态中，该静电防护元件可包含一NPN晶体管，其射极(emitter)与集极(collector)分别与该电压输出端及电压输入端电连接，基极受控于该电压输出端。 在另一种实施型态中，该静电防护元件可包含一N型金属氧化物半导体(N-type metal oxide semiconductor，NMOS)场效晶体管，其漏极 (drain)与源极(source)分别与该电压输出端及电压输入端电连接，栅极接地或受控于该电压输出端。 在又一种实施型态中，该静电防护元件可包含一硅控整流器(silicon controlled rectifier，SCR)，其阴极(cathode)与阳极(anode)分别与该电压输出端及电压输入端电连接，栅极受控于该电压输出端。 就另一个观点言，本专利技术提供了一种具有静电防护的低压差稳压器，用以将一输入端的输入电压转换为一输出端的输出电压，该具有静电防护的低压差稳压器包含：一误差放大电路，根据一输出电压取样讯号与一参考讯号，产生一误差放大讯号，其中，该输出电压取样讯号取样自该输出电压；以及一功率晶体管元件，包括：PMOSFET，其源极与漏极分别电连接于该输入端与该输出端；以及静电防护元件，与该输入端以及该输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该P型金属氧化物半导体场效晶体管；其中，该输出端为一接触垫，可供电连接至一负载电路。 上述具有静电防护的低压差稳压器中，该静电防护元件可更包含一深N型井区或一N型埋层。 上述具有静电防护的低压差稳压器中，该静电防护元件可包含一NPN晶体管，其射极与集极分别与该输出端及输入端电连接，基极受控于该输出端。 上述具有静电防护的低压差稳压器中，该静电防护元件可包含一N型金属氧化物半导体场效晶体管，其漏极与源极分别与该输出端及输入端电连接，栅极接地或受控于该输出端。 上述具有静电防护的低压差稳压器中，该静电防护元件可包含一 硅控整流器，其阴极与阳极分别与该输出端及输入端电连接，栅极受控于该输出端。 下面通过具体实施例详加说明，当更容易了解本专利技术的目的、
技术实现思路
、特点及其所达成的功效。 附图说明图1标出现有技术的低压差稳压器示意图； 图2标出图1的功率晶体管元件20结构的剖面示意图； 图3与图4显示本专利技术的第一实施例； 图5与图6显示本专利技术的第二实施例； 图7与图8显示本专利技术的第三实施例； 图9与图10显示本专利技术的第四实施例； 图11显示功率晶体管元件30的另一种实施例； 图12显示功率晶体管元件40的另一种实施例； 图13显示功率晶体管元件50的另一种实施例； 图14显示功率晶体管元件60的另一种实施例。 图中符号说明 1 接触垫 10 误差放大电路 20，30，40，50，60 功率晶体管元件 21 P型基板 22 深N型井区或N型埋层 23 高压N型井区 24 高压P型井区 25 浅沟槽绝缘区 26 本体极 27 源极 28 栅极 29 漏极 31 射极 32 集极 42，52 漏极 43，53 源极 44，54 栅极 62 阴极 63 阳极 R本文档来自技高网...
【技术保护点】
１．一种具有静电防护的功率晶体管元件，其特征在于，包含：Ｐ型金属氧化物半导体场效晶体管ＰＭＯＳＦＥＴ，其源极与漏极分别电连接于一电压输入端与一电压输出端；以及静电防护元件，与该电压输入端以及该电压输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该ＰＭＯＳＦＥＴ；其中，该电压输出端为一接触垫，可供电连接至一负载电路。
【技术特征摘要】
1.一种具有静电防护的功率晶体管元件，其特征在于，包含：
P型金属氧化物半导体场效晶体管PMOSFET，其源极与漏极分
别电连接于一电压输入端与一电压输出端；以及
静电防护元件，与该电压输入端以及该电压输出端电连接，并提
供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，
以防护该PMOSFET；
其中，该电压输出端为一接触垫，可供电连接至一负载电路。
2.如权利要求1所述的具有静电防护的功率晶体管元件，其中，
该静电防护元件还包含一深N型井区或一N型埋层。
3.如权利要求1所述的具有静电防护的功率晶体管元件，其中，
该静电防护元件包含一NPN双极接面晶体管，其射极与集极分别与该
电压输出端及电压输入端电连接，基极受控于该电压输出端。
4.如权利要求1所述的具有静电防护的功率晶体管元件，其中，
该静电防护元件包含一N型金属氧化物半导体场效晶体管，其漏极与
源极分别与该电压输出端及电压输入端电连接，栅极接地或受控于该
电压输出端。
5.如权利要求1所述的具有静电防护的功率晶体管元件，其中，
该静电防护元件包含一硅控整流器，其阴极与阳极分别与该电压输出
端及电压输入端电连接，栅极受控于该电压输出端。
6.一种具有静电防护的低压差稳压器，用以将一输入端的输入电
压转换为一输出端的输出电压，其特征在于，该具有静电防护的低压
【专利技术属性】
技术研发人员：李建兴，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。