【技术实现步骤摘要】
本专利技术涉及一种原生nmos元件及其制造方法，特别涉及一种可防止漏电流的原生nmos元件及其制造方法。
技术介绍
1、图1为一种现有技术原生nmos元件的剖视示意图。原生nmos元件10包含p型外延层111、绝缘区121与122、栅极13、n型源极14、n型漏极15以及p型接触极112。p型外延层111形成于p型基板11上。n型源极14与n型漏极15，形成于栅极13两侧的外部下方。栅极13包括介电层、导电层与间隔层，此为本领域技术人员所熟知，在此不予赘述。
2、美国专利申请us20140197497a1公开一种原生pmos元件及其制造方法，其原生pmos元件具有低阈值电压与高驱动电流。欧洲专利申请ep0902466a1公开一种原生pmos元件制造方法，其原生pmos元件的制造方法与非易失性存储器的工艺步骤整合。
3、以上已知原生pmos元件与图1所示的原生nmos元件，都存在漏电流过高的问题。也就是说，原生mos元件导通与关断时，都存在漏电流与贯穿漏电(punch through leakage)问题，以致应用范围受到限制，并且有制造成本较高的问题，在尺寸微缩的发展上，也受到限制。
4、有鉴于此，本专利技术提出一种可防止漏电流的原生nmos元件及其制造方法，可以增加应用范围，降低成本，并且在相同漏电流与贯穿漏电流的规格，具有比现有技术更小的尺寸。
技术实现思路
1、于一观点中，本专利技术提供了一种原生nmos元件包含：一p型外延层，形成于一p型
2、于另一观点中，本专利技术提供了一种原生nmos元件制造方法，包含：形成一p型外延层于一p型基板上，该p型外延层具有一第一p型杂质掺杂浓度；形成一第一绝缘区与一第二绝缘区于该p型外延层上，以定义一操作区于该第一绝缘区与该第二绝缘区之间；以同一离子注入工艺步骤形成一第一p型阱区与一第二p型阱区于该p型外延层中；形成一栅极于该操作区中的该p型外延层上；以及以同一离子注入工艺步骤分别形成一n型源极与一n型漏极于该操作区中的该p型外延层中，且该n型源极与该n型漏极分别位于该栅极两侧的外部下方该第一p型阱区与该第二p型阱区上；其中该第一p型阱区完全覆盖并连接于该n型源极的下表面；其中该第二p型阱区完全覆盖并连接于该n型漏极的下表面；其中该第一p型阱区与该第二p型阱区都具有一第二p型杂质掺杂浓度，且该第二p型杂质掺杂浓度高于该第一p型杂质掺杂浓度，且该第二p型杂质掺杂浓度足以于该原生nmos元件操作时，防止漏电流流通于该n型漏极流与该p型基板之间。
3、于一实施例中，该原生nmos元件，还包含：一第一p型袋状(pocket)区与一第二p型袋状区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该第一p型阱区与该第二p型阱区外侧；其中该第一p型袋状区与该第二p型袋状区都具有一第三p型杂质掺杂浓度，且该第三p型杂质掺杂浓度高于该第一p型杂质掺杂浓度，且该第三p型杂质掺杂浓度足以于该原生nmos元件关断时，防止漏电流流通于该n型漏极流与该n型源极之间。
4、于一实施例中，该原生nmos元件，还包含：一第一n型轻掺杂漏极(lightly dopeddrain，ldd)区与一第二n型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该源极与该漏极外侧；其中该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区分别连接该p型外延层中的该栅极正下方的该源极与该漏极外侧。
5、于一实施例中，该原生nmos元件，还包含：一第一n型轻掺杂漏极(lightly dopeddrain，ldd)区与一第二n型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该源极与该漏极外侧；其中该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区连接于该p型外延层中的该栅极正下方的该源极与该漏极外侧。
6、于一实施例中，于该作用区中，该p型外延层中除了该n型源极与该n型漏极之外，没有其他n型区域。
7、于一实施例中，于该作用区中，该p型外延层中除了该n型源极、该n型漏极、该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区之外，没有其他n型区域。
8、于一实施例中，该原生nmos元件，还包含：一n型埋层，形成并连接于该p型外延层下方，并于该操作区中完全覆盖该p型外延层；以及一第一n型隔绝区与一第二n型隔绝区，以同一离子注入工艺步骤形成于该p型外延层中的该n型埋层上的该第一绝缘区与该第二绝缘区外侧；其中该第一n型隔绝区与该第二n型隔绝区都不在该作用区中。
9、于一实施例中，当该原生nmos元件包含该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区时，于该作用区中，该p型外延层中除了该n型源极、该n型漏极、该第一n型轻掺杂漏极区、该第二n型轻掺杂漏极区与该n型埋层之外，没有其他n型区域；其中当该原生nmos元件不包含该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区时，于该作用区中，该p型外延层中除了该n型源极、该n型漏极与该n型埋层之外，没有其他n型区域。
10、于一实施例中，该p型外延层具有体积电阻率45ohm-cm。
11、本专利技术的优点相较于现有技术，本专利技术所提供的原生nmos元件及其制造方法，在原生nmos元件导通或关断的操作中，可防止漏电流。
12、以下通过具体实施例详加说明，会更容易了解本专利技术的目的、
技术实现思路
、特点及其所实现的效果。
【技术保护点】
1.一种原生NMOS元件，包含：
2.如权利要求1所述的原生NMOS元件，其中，还包含一第一P型袋状区与一第二P型袋状区，以同一离子注入工艺步骤分别形成于该P型外延层中的该栅极正下方的该第一P型阱区与该第二P型阱区外侧；
3.如权利要求1所述的原生NMOS元件，其中，还包含一第一N型轻掺杂漏极区与一第二N型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该P型外延层中的该栅极正下方的该源极与该漏极外侧；
4.如权利要求2所述的原生NMOS元件，其中，还包含一第一N型轻掺杂漏极区与一第二N型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该P型外延层中的该栅极正下方的该源极与该漏极外侧；
5.如权利要求1所述的原生NMOS元件，其中，于该作用区中，该P型外延层中除了该N型源极与该N型漏极之外，没有其他N型区域。
6.如权利要求3至4中任一项所述的原生NMOS元件，其中，于该作用区中，该P型外延层中除了该N型源极、该N型漏极、该第一N型轻掺杂漏极区与该第二N型轻掺杂漏极区之外，没有其他N型区域。
7.如权利要求1至4
8.如权利要求7所述的原生NMOS元件，其中，当该原生NMOS元件包含该第一N型轻掺杂漏极区与该第二N型轻掺杂漏极区时，于该作用区中，该P型外延层中除了该N型源极、该N型漏极、该第一N型轻掺杂漏极区、该第二N型轻掺杂漏极区与该N型埋层之外，没有其他N型区域；
9.如权利要求1所述的原生NMOS元件，其中，该P型外延层具有体积电阻率45Ohm-cm。
10.一种原生NMOS元件制造方法，包含：
11.如权利要求10所述的原生NMOS元件制造方法，其中，还包含：
12.如权利要求10所述的原生NMOS元件制造方法，其中，还包含：以同一离子注入工艺步骤分别形成一第一N型轻掺杂漏极区与一第二N型轻掺杂漏极区于该P型外延层中的该栅极正下方的该源极与该漏极外侧；
13.如权利要求11所述的原生NMOS元件制造方法，其中，还包含：以同一离子注入工艺步骤分别形成一第一N型轻掺杂漏极区与一第二N型轻掺杂漏极区于该P型外延层中的该栅极正下方的该源极与该漏极外侧；
14.如权利要求10所述的原生NMOS元件制造方法，其中，于该作用区中，该P型外延层中除了该N型源极与该N型漏极之外，没有其他N型区域。
15.如权利要求12至13任一项所述的原生NMOS元件制造方法，其中，于该作用区中，该P型外延层中除了该N型源极、该N型漏极、该第一N型轻掺杂漏极区与该第二N型轻掺杂漏极区之外，没有其他N型区域。
16.如权利要求10至13任一项所述的原生NMOS元件制造方法，其中，还包含：
17.如权利要求16所述的原生NMOS元件制造方法，其中，当该原生NMOS元件包含该第一N型轻掺杂漏极区与该第二N型轻掺杂漏极区时，于该作用区中，该P型外延层中除了该N型源极、该N型漏极、该第一N型轻掺杂漏极区、该第二N型轻掺杂漏极区与该N型埋层之外，没有其他N型区域；
18.如权利要求10所述的原生NMOS元件制造方法，其中，该P型外延层具有体积电阻率45Ohm-cm。
...【技术特征摘要】
1.一种原生nmos元件，包含：
2.如权利要求1所述的原生nmos元件，其中，还包含一第一p型袋状区与一第二p型袋状区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该第一p型阱区与该第二p型阱区外侧；
3.如权利要求1所述的原生nmos元件，其中，还包含一第一n型轻掺杂漏极区与一第二n型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该源极与该漏极外侧；
4.如权利要求2所述的原生nmos元件，其中，还包含一第一n型轻掺杂漏极区与一第二n型轻掺杂漏极区，以同一离子注入工艺步骤分别形成于该p型外延层中的该栅极正下方的该源极与该漏极外侧；
5.如权利要求1所述的原生nmos元件，其中，于该作用区中，该p型外延层中除了该n型源极与该n型漏极之外，没有其他n型区域。
6.如权利要求3至4中任一项所述的原生nmos元件，其中，于该作用区中，该p型外延层中除了该n型源极、该n型漏极、该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区之外，没有其他n型区域。
7.如权利要求1至4中任一项所述的原生nmos元件，其中，还包含：
8.如权利要求7所述的原生nmos元件，其中，当该原生nmos元件包含该第一n型轻掺杂漏极区与该第二n型轻掺杂漏极区时，于该作用区中，该p型外延层中除了该n型源极、该n型漏极、该第一n型轻掺杂漏极区、该第二n型轻掺杂漏极区与该n型埋层之外，没有其他n型区域；
9.如权利要求1所述的原生nmos元件，其中，该p型外延层具有体积电阻率45ohm-...
【专利技术属性】
技术研发人员：林盈秀，翁武得，胡永中，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。