具有凹洞板互连的半导体封装制造技术

本发明专利技术公开了一种具有凹洞板互连的半导体封装。此封装包含有引线框架、半导体芯片、图案化源极板、半导体芯片漏极区域与封装材料，引线框架具有漏极引脚、源极引脚和栅极引脚，半导体芯片耦合到引线框架上，并具有若干金属化源极区域和一个金属化栅极区域，图案化源极板上形成有若干个凹洞，并用以使栅极引脚至半导体芯片的金属化栅极区域连接，半导体芯片漏极区域耦接于漏极引脚，而封装材料覆盖于至少一部分的半导体芯片、漏极引脚、源极引脚与栅极引脚。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装，尤其涉及一种具有在功率半导体装置的源极、栅极金属化区域与引线框架的源极引脚与栅极引脚之间的凹洞板互连的半导体封装。
技术介绍
半导体装置通常使用内连接板或键合线来连接引线框架的引脚。举例来说，美国专利公告第5，821，611号专利，公开了一种半导体装置，其包含具有尖端(tip)并形成岛状区域的第一引线，通过焊锡层固定在第一引线的岛状区域上，且具有若干电极凸块，电极凸块由该岛状区域向外突出的半导体芯片单元和与若干个额外引线，每一个额外引线都具有通过各自的焊锡沉积来电连接电极凸块的尖端，且额外引线至少包含第二引线和第三引线，这些引线利用熔炉加热与电极凸块构成合金，焊锡凸块在加热过程中可能会喷溅，而产生无法预期的形状。美国专利公告第6，040，626号专利，公开了一种半导体封装，其在MOSFET上表面之间使用混合连接，包括低电阻平板部分来连接源极和键合线来连接栅极。然而，由于装置介电层在键合线处理过程中的损坏将可能导致在装置内的短路现象。美国专利公告第6，249，041号专利，公开一种直接连接引线的半导体封装。半导体装置包含在顶表面或底表面具有接触区域的半导体芯片。第一引线组件是由半硬式 (semi-rigid)导体材料薄板构成，且具有引线组件触点(contact)，附着在半导体芯片的其中一个接触区域上。第一引线组件还具有至少一个引线，由引线组件触点延伸并与之连接。第二引线组件也是由半硬式导体材料薄板构成，并具有附着在半导体芯片的另外一个接触区域上。且第二引线组件也具有至少一个引线，由引线组件触点延伸并与之连接。而封装材料(encapsulant)围绕半导体芯片、第一导体组件的引线组件触点与第二引线组件的引线组件触点。由于引线组件直接连接芯片，故半导体装置具有较低的电性阻抗、热阻抗。 通过电性导体黏胶层来维持引线组件触点区域接触半导体芯片的引线触点区域。电性导体黏胶层可为银填充的环氧化物(silver-filled印oxy)、聚亚酰胺(polyimide)或是焊锡凸块。如果必须的话，黏胶层可以在烤炉(curing even)中烘烤固化，因此，黏胶层并不包含软焊锡或焊接锡膏(solder paste)。美国专利公告第6，479，888号专利公开了另外一种直接连接引线的半导体封装。 金氧半场效应晶体管包含若干个内引线，电连接到半导体小球(pellet)的表面电极，并在半导体小球的主表面上具有一个场效应晶体管。通过由凸块构成的栅极连接部分和源极连接部分使内引线机电连接到主表面。使用图案化板或夹(clip)来内连接所遭遇的一般问题是图案化板或夹可能在焊锡回流过程中漂移，而产生未对准(misalignment)的内连接。在某些情况下，未对准导致源极、漏极触点区域的短路，因而降低整体组件的产量。另外，要控制所需要的焊锡体积来避免这样的问题也是非常困难的。使用图案化板或是夹来内连接所遭遇的另外一个问题，是半导体装置的硅材料与图案化板或夹的金属材料之间热膨胀的错误匹配。随着图案化板或夹的接触面积变大，其因为错误匹配而承受的压力也随之增大，而经常导致芯片的破裂。为了降低压力，会采用面积较小的图案化板或夹。然而，较小的接触面积会导致较高的电阻。因此，本
需要一种半导体封装，其包含有功率半导体装置，并通过图案化板来连接引线框架的源极与栅极引线框架接触区域，以克服现有技术中存在的问题。同时， 也需要一种图案化内连接板，其不会在焊锡回流过程中漂移，来确保夹板位置、定点的准确性。并且，也需要一种半导体封装，具有金属化区域装置来限制焊锡在焊接过程中的流动； 本领域也需要一种通过镍金合金构成的金属化区域；本领域也需要一种半导体封装制程， 可增加生产率并提供简易的组件制程控制。同时，本领域亦需要一种半导体封装方法，可以提供设置在功率半导体装置上的图案化板的软附着制程(soft attachment process) 0本领域也需要一种具有裸露的源极板的半导体封装。本领域也需要一种降低的电性阻抗的半导体封装。本领域更进一步需要一种具有改善散热效果特性的半导体封装；本领域还需要一种具有改善的机械性能的半导体封装。
技术实现思路
本专利技术通过提供一种半导体器件封装，克服了现有技术存在的限制，该半导体器件封装在引线框架的源极、栅极区域和功率半导体功率器件的源极、栅极金属化区域之间具有平板连接。平板连接具有数个对应于源极、栅极金属化区域的凹洞。一部分的源极平板外露，以改善散热效果。根据本专利技术的另外一个目的，本专利技术所公开的具内凹板内连接的半导体封装，包含引线框架、半导体芯片、图案化源极板、图案化栅极板、半导体芯片漏极区域以及封装材料(encapsulant)。引线框架具有漏极引脚、源极引脚与栅极引脚，半导体芯片耦合到引线框架，并具有若干个金属化源极区域与一个金属化栅极区域；图案化源极板上形成有若干个凹洞，用以使源极引脚与半导体芯片的金属化源极区域连接，其中，该些凹洞是被定位用以接触金属化源极区域；图案化栅极板上形成有一个凹洞，用以使栅极引脚与半导体芯片的金属化栅极区域连接，其中此些凹洞是被定位用以接触金属化栅极区域。半导体芯片漏极区域耦合到漏极引脚，封装材料至少覆盖半导体芯片、漏极引脚、源极引脚和栅极引脚的一部分。根据本专利技术所提出的另一目的，半导体封装包含有引线框架、半导体芯片、图案化源极板、图案化栅极板、半导体漏极区域以及封装材料(encapsulant)。引线框架具有漏极引脚、源极引脚与栅极引脚，半导体芯片耦合到引线框架，并具有若干镍金金属化源极区域与一个镍金金属化栅极区域；图案化源极板上形成有若干个凹洞，以对应的关系使源极引脚与半导体芯片的金属化源极区域连接，且图案化源极板被焊接到半导体芯片金属化源极区域；图案化栅极板上形成有一个凹洞，以对应的关系使栅极引脚与半导体芯片的金属化栅极区域连接，且图案化栅极板被焊接在半导体芯片金属化栅极区域。半导体芯片漏极区域耦合到漏极引脚，封装材料至少覆盖半导体芯片、漏极引脚、源极引脚和栅极引脚的一部分。以上概要的，非常粗略的描述了本专利技术的重要特征，为了使得随后对本专利技术的具体描述能够更好的理解，也为了使本专利技术对此领域的贡献更加明确。当然，本专利技术额外的特征将在下面实施方式中描述，且将形成附属权利要求的主题。在这点上，在详细描述本专利技术的至少一个实施例之前，应该理解本专利技术在应用中并不局限于下列描述或附图所呈现的设计的细节和组件的排列。本专利技术可有其他的实施例且可以各种方式实施。而且，说明书连同摘要中所使用的语法、措辞或是技术用语，其目的仅仅在于描述，而不应该视为对本专利技术范围的限制。因此，本
中，熟悉该项技术的技术人员都可以根据本专利技术公开所基于的思路来作为以其它种方式、系统来实现本专利技术的数个目的的基础。因此，申请专利范围也包含了所有根据其技术精神、范围所衍生的等效方法、系统。附图说明图1是本专利技术半导体封装的示意图；图2是本专利技术半导体封装根据图1沿着剖面线2-2的剖面示意图；图3是本专利技术半导体封装根据图1沿着剖面线3-3的剖面示意图；图3A是根据本专利技术的半导体封装设置在金属化栅极区域上的图案化栅极板的示意图；图:3B是本专利技术的半导体封装的栅极锁路(lock)的示意图；图3C是本发本文档来自技高网...

【技术保护点】
１．一种半导体封装，其特征在于，包含：一引线框架，所述的引线框架具有漏极引脚、源极引脚和栅极引脚；一半导体芯片，所述的半导体芯片耦合到该引线框架上，该半导体芯片具有若干金属化源极区域和一金属化栅极区域；一图案化源极板，所述的图案化源极板上形成有若干源极凹洞，用以将源极引脚耦合至半导体芯片的金属化源极区域，该些源极凹洞设置在用以和金属化源极区域连接的位置；所述的若干源极凹洞各包含有一源极穿孔，通过该源极穿孔使得图案化源极板焊接到金属化源极区域；一半导体芯片漏极区域，所述的半导体芯片漏极区域耦合至漏极引脚；以及一封装材料，所述的封装材料至少覆盖半导体芯片和该漏极引脚、源极引脚和栅极引脚的一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：孙明，石磊，刘凯，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：US