多芯片堆叠的封装体及其制造方法技术

本发明专利技术提供了一种多芯片堆叠的封装体及其制造方法。根据本发明专利技术的多芯片堆叠的封装体包括：引线框架，引线框架的芯片置盘的中央部分设置有开口；第一芯片，第一芯片的第一表面结合到芯片置盘的下表面，第一表面的一部分被芯片置盘的开口暴露；第二芯片，第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；第一引线，连接在第一芯片的被暴露的部分与引线框架的内引脚之间；第二引线，连接在第二芯片的边缘与引线框架的内引脚之间；封装材料，包封引线框架、第一芯片、第二芯片、第一引线和第二引线，使得第二芯片的与其第一表面相对的第二表面被暴露。该封装体的整体厚度减小，并且散热性能提高。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装及其制造方法，更具体地讲，本专利技术涉及一种能够减小封装体的厚度并提高散热性能的多芯片半导体封装及其制造方法。
技术介绍
作为最简单、最常用的封装技术，芯片堆叠是将多个芯片堆叠起来并进行互连。由于多芯片封装性能优越、占用空间相对较小，所以将会成为半导体封装技术的有效解决方案。图1是示出了现有技术中的多芯片封装体的示意图。参照图1，该多芯片封装体包括：引线框架1，该引线框架1包括用于连接外部设备的外引脚11、用于连接芯片的内引脚12和放置芯片的芯片置盘13；第一芯片2，结合在芯片置盘13上；第二芯片3，结合在第一芯片2上；金属引线4，分别将第一芯片2和第二芯片3连接到引线框架1的内引脚12；封装树脂5，用于包封引线框架1、第一芯片2、第二芯片3和金属引线4。在图1中示出的多芯片封装中，多个芯片位于芯片置盘的同侧且直接位于芯片置盘上，并且引线均连接在芯片的边缘处和内引脚上，这样难以减少注塑成型后封装结构的整体厚度。第US 6265763号美国专利申请公开了一种多芯片集成电路封装结构，在该封装结构中，多个芯片分别位于引线框架的芯片置盘的不同侧，多个芯片通过金属引线与引线框架的内引脚结合，并且封装树脂包封全部的芯片和引线。在多个芯片贴附在引线框架两侧的结构中，封装工艺的复杂性提高，因此在贴片工艺中，这种结构不能连续贴芯片，而是必须要贴完一侧的芯片后，引线框架翻转再贴另一侧的芯片。此外，由于芯片完全被树脂包封，导致了封装热性能的缺陷。第US 6437447号美国专利申请公开了一种多芯片的封装结构，在该封装结构中，由于没有芯片置盘，虽然从封装结构的整体厚度上有所改进，但是由于封装树脂包封所有的芯片和引线，在封装结构的散热性能上还存在缺陷，即，散热性能不好。因此，为了克服现有技术中的上述缺陷，需要提供一种既能减小封装结构的整体厚度又能提供良好的散热性能的封装结构。
技术实现思路
本专利技术的目的在于提供一种可以减小封装体的整体厚度的多芯片堆叠的封装体及其制造方法。本专利技术的又一目的在于提供一种可以提高散热性能的多芯片堆叠的封装体及其制造方法。本专利技术的目的还在于提供一种可以连续贴片的多芯片堆叠封装体的制造方法。根据本专利技术的实施例，提供了一种多芯片堆叠的封装体，所述封装体包括：引线框架，所述引线框架的芯片置盘的中央部分设置有开口；第一芯片，所述第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；第二芯片，所述第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；第一引线，连接在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间；第二引线，连接在所述第二芯片的边缘与所述引线框架的内引脚之间；封装材料，包封所述引线框架、第一芯片、第二芯片、第一引线和第二引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。在根据本专利技术的另一实施例中，提供了一种多芯片堆叠的封装体，所述封装体包括：引线框架，所述引线框架的芯片置盘的中央部分设置有开口；至少两个芯片，以堆叠的方式结合到芯片置盘的同一侧且所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露，所述至少两个芯片中的与芯片置盘直接结合的芯片通过穿过所述开口的引线电连接到所述引线框架，所述至少两个芯片中的其它芯片通过连接在各个芯片边缘和所述引线框架的内引脚之间的引线电连接到所述引线框架；封装材料，包封所述引线框架和所述至少两个芯片，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。在根据本专利技术的另一实施例中，提供了一种制造多芯片堆叠的封装体的方法，所述方法包括的步骤有：提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；将第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；将第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间执行引线接合；在所述第二芯片的边缘与所述引线框架的内引脚之间执行引线接合；注入封装材料，使得封装材料包封所述引线框架、第一芯片、第二芯片以及连接在它们之间的引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。在根据本专利技术的又一实施例中，提供了一种制造多芯片堆叠的封装体的方法，所述方法包括：提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；以堆叠的方式将至少两个芯片结合到芯片置盘的同一侧且与所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露；在所述至少两个芯片与所述引线框架的内引脚之间进行引线接合；注入封装材料，使得封装材料包封所述引线框架、所述至少两个芯片以及连接在它们之间的引线，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。附图说明通过下面结合附图进行的示例性描述，本专利技术的上述和其他目的和特点将会变得更加清楚，其中：图1是示出了现有技术中的多芯片封装体的示意图；图2是示出了根据本专利技术示例性实施例的多芯片堆叠的封装体的示意图；图3A至图3D是示出了制造根据本专利技术示例性实施例的多芯片堆叠的封装体的工艺的示意图。具体实施方式现在，将详细说明本专利技术的示例性实施例，本专利技术的示例示出在附图中，其中，相同的标号始终表示相同的元件。下面将通过参照附图来描述实施例，以解释本专利技术。然而，本专利技术可以以多种不同的形式来实施，不应该被理解为局限于在此提出的示例性实施例。提供这些实施例使本专利技术的公开将是彻底和完全的，并将本专利技术的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应该理解的是，当元件或层被称作在另一元件或层“上”，或者被称作“结合到”另一元件或层时，该元件或层可以直接在另一元件或层上或直接连接到另一元件或层，或者也可以存在中间元件或中间层。相反，当元件被称作“直接”在另一元件“上”或“直接结合到”另一元件或层时，不存在中间元件或中间层。在这里可使用空间相对术语，如“下面的”、“在...下方”、“上面的”等，用来轻松地描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描本文档来自技高网...

【技术保护点】
１．一种多芯片堆叠的封装体，所述封装体包括：引线框架，所述引线框架的芯片置盘的中央部分设置有开口；第一芯片，所述第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；第二芯片，所述第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；第一引线，连接在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间；第二引线，连接在所述第二芯片的边缘与所述引线框架的内引脚之间；封装材料，包封所述引线框架、第一芯片、第二芯片、第一引线和第二引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。

【技术特征摘要】
1.一种多芯片堆叠的封装体，所述封装体包括：
引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
第一芯片，所述第一芯片的第一表面结合到芯片置盘的下表面，所述第
一表面的一部分被芯片置盘的开口暴露；
第二芯片，所述第二芯片的第一表面结合到所述第一芯片的与其第一表
面相对的第二表面；
第一引线，连接在所述第一芯片的被暴露的部分与所述引线框架的内引
脚之间；
第二引线，连接在所述第二芯片的边缘与所述引线框架的内引脚之间；
封装材料，包封所述引线框架、第一芯片、第二芯片、第一引线和第二
引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。
2.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第二芯片的
尺寸大于所述第一芯片的尺寸使得所述第二芯片的边缘暴露，以进行引线连
接。
3.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第一芯片通
过双面胶带结合到所述芯片置盘。
4.根据权利要求3所述的多芯片堆叠的封装体，其中，所述第二芯片通
过粘结薄膜结合到所述第一芯片的第二表面。
5.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第一芯片通
过涂覆在其第一表面上的银浆结合到所述芯片置盘。
6.根据权利要求5所述的多芯片堆叠的封装体，其中，所述第二芯片通
过涂覆在其第一表面上的银浆结合到所述第一芯片的第二表面。
7.一种多芯片堆叠的封装体，所述封装体包括：
引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
至少两个芯片，以堆叠的方式结合到芯片置盘的同一侧且所述至少两个
芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露，所述至
少两个芯片中的与芯片置盘直接结合的芯片通过穿过所述开口的引线电连接
到所述引线框架，所述至少两个芯片中的其它芯片通过连接在各个芯片边缘
和所述引线框架的内引脚之间的引线电连接到所述引线框架；
封装材料，包封所述引线框架和所述至少两个芯片，使得所述至少两个
芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。
8.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个芯
片的尺寸彼此不同，按大小顺序堆叠以进行引线连接且所述至少两个芯片中
尺寸最小的芯片直接与芯片置盘直接结合。
9.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个芯
片中的直接与芯片置盘结合的芯片通过双面胶带结合到所述芯片置盘。
10.根据权利要求9所述的多芯片堆叠的封装体，其中，所述至少两个
芯片之间通过粘结薄膜相互结合。
11.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个
芯片中的直接与芯片置盘结合的芯片通过涂覆在其表面上的银浆结合到所述
芯片置盘。
12.根据权利要求11所述的多芯片堆叠的封装...

【专利技术属性】
技术研发人员：陈松，
申请(专利权)人：三星半导体中国研究开发有限公司，三星电子株式会社，
类型：发明
国别省市：32