非易失性存储装置及用于处理其配置信息的方法制造方法及图纸

本发明专利技术提供一种非易失性存储装置以及一种用于在加电操作期间处理多个配置数据组的方法。所述非易失性存储装置包括存储器件，所述存储器件包括用于储存配置数据组的配置信息存储块。配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在作为加电操作的初始阶段的第一时段期间从存储器件输出的配置数据组的大数。配置信息处理电路还被配置为在周期比第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在第一时段之后的第二时段期间从存储器件输出的配置数据组的大数。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储装置，更具体而言，涉及一种用于处理储存在配置信息存储块中的多个配置数据组的技术。
技术介绍
作为一种非易失性存储装置，快闪存储装置包括用于储存多个配置数据组的配置信息存储块。配置信息存储块被指定给存储器件中的特定的块，并由多个非易失性存储单元构成。作为参考，这样的配置信息存储块被称为码地址存储器(CAM，code address memory)。储存在配置信息存储块中的所述多个配置数据组中的每个都包括内部偏置信息、 内部逻辑配置信息、故障地址信息和冗余信息中的任何一个。在首先向非易失性存储装置施加功率并执行功率初始化的加电操作时段中，由页缓冲器检测并输出储存在配置信息存储块中的所述多个配置数据组。此时，执行用于确定由页缓冲器输出的所述多个配置数据组的大数(majorities)的过程，并且将确定结果储存为多个配置信号。“大数”可以被定义为在一组比特中具有大多数为逻辑“1”的比特。所述一组比特可以是例如8个比特。作为参考，当配置数据组中的每个被编程至配置信息存储块时，为了增加可靠性， 每个配置数据组中的全部的相应的数据都被编程为相同的值。例如，当假设一个本文档来自技高网...

【技术保护点】
１．一种非易失性存储装置，包括：存储器件，所述存储器件包括用于储存多个配置数据组的配置信息存储块；以及配置信息处理电路，所述配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在加电操作的第一时段期间从所述存储器件接收的配置数据组的大数，以及在周期比所述第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在所述第一时段之后的第二时段期间从所述存储器件接收的配置数据组的大数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金京男，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR