半导体器件及其制作方法技术

本发明专利技术提供了一种半导体器件，包括：衬底；在所述衬底上形成的第一氧化物层；在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。本发明专利技术还提供了一种制作半导体器件的方法，包括：提供衬底；在所述衬底上形成第一氧化物层；在所述第一氧化物层上形成单晶硅层；在所述单晶硅层上形成第二氧化物层；在所述第二氧化物层上形成栅极。根据本发明专利技术制作的半导体器件，不仅具有较低的工作电压，而且能够兼容于现有的生产线中。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及。
技术介绍
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍可保存数据。因此，非易失性半导体存储器已广泛地应用于移动通信系统、存储卡等。现有技术中， 已经开发并大量生产浮栅和控制栅堆叠的堆叠栅式存储器。浮栅用于给电荷编程，而控制栅则用于控制浮栅。近年来，提出多种非易失性存储器，例如EEPROM等，其中一种为具有硅-氧化物-氮化物-氧化物-硅(S0N0Q结构的非易失性存储器，即SONOS存储器单元。现有技术中SONOS存储器单元的示意性横截面如图IA所示。提供半导体衬底101，半导体衬底101 上形成有第一氧化物层102、氮化物层103和第二氧化物104形成的ONO结构，和栅极105。 半导体衬底101内具有源/漏极106A和106B。但是，这种SONOS器件结构的SONOS堆叠栅结构(ONOS)厚度较大，难以应用于32 纳米及其以下的节点技术当中。有一种方法是减小SONOS结构中的氧化物层的厚度以降低堆叠栅结构的厚度。但是又有研究发现较薄的氧化物层会使得SONOS存储单元的电荷维持性质变得很差，主要原因在于电子会隧穿通过第一氧化物层，即便是在低电压情形下也是如此。而且堆叠栅的厚度较大，要实施特定擦除速度的电场就需要较大的电场以达到足够的空穴流密度。此外，电场越大，由栅极注入的电子就越多，并会使得SONOS器件的擦除饱和电压变高。另外，氮化物层不仅较难生长，而且氮化物层与氧化物层的势垒较小，电荷容易从氮化物中跑出来，这样容易造成数据的丢失。现有技术中还提出了一种名为“相变存储器(PCM) ”的非易失性存储器。如图IB 所示，为相变存储器的横截面示意图。传统的相变存储器包括底部导电层110、顶部导电层 111、在底部导电层110和顶部导电层111之间插入的相变材料层112、及/或电连接到底部导电层110和相变材料层112的接触单元113。可用绝缘层114包围底部导电层110和接触单元113的侧面。接触单元113的接触表面可电耦合连接到相变材料层112。晶体管 115可电连接到底部导电层110，并可通过晶体管115提供电流给底部导电层110、顶部导电层111以及相变材料层112。提供给顶部导电层111的电流可流经相变材料层112、接触单元113、底部导电层110和晶体管115。但是，这种相变存储器现阶段还只是在实验过程中，未进行大量生产。而且，由于与现有的非易失性存储器的结构和工艺相差较大，不能兼容于现有的生产线中，如需大批量制作相变存储器，则需重新建立生产线，这就需要投入大量地资金，成本较大。因此，需要一种新的非易失性，使其不仅具有较低的工作电压，而且能够兼容于现有的生产线中。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了一种半导体器件，包括衬底；在所述衬底上形成的第一氧化物层； 在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。优选地，所述单晶硅层是由非晶硅层进行退火工艺形成的。 优选地，形成所述非晶硅层是包括SiH4的源气体在150 250摄氏度下进行制备。优选地，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。优选地，所述退火工艺是快速热退火工艺或尖峰退火工艺。优选地，所述退火工艺中采用的气体是Ar、He或N2。优选地，所述退火工艺在900 1300摄氏度下退火10 180秒。优选地，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。优选地，形成所述第一氧化物层的方法是炉管氧化法。优选地，所述第一氧化物层的厚度为30 100埃。优选地，所述单晶硅层的厚度为30 100埃。优选地，所述第二氧化物层采用包括SiH2Cl2与N2O的混合气体或者是SiH4与N2O 的混合气体，在750 800摄氏度下进行制备。优选地，所述第二氧化物层的方法是高温氧化法。优选地，所述第二氧化物层的厚度是50 300埃。本专利技术还提供了一种制作半导体器件的方法，包括(a)提供衬底；(b)在所述衬底上形成第一氧化物层；(c)在所述第一氧化物层上形成单晶硅层；(d)在所述单晶硅层上形成第二氧化物层；(e)在所述第二氧化物层上形成栅极。优选地，所述步骤(C)依次包括(C1)在所述第一氧化物层上形成非晶硅层；(C2) 对所述单非晶硅层进行退火工艺以形成单晶硅层。优选地，以包括SiH4的源气体在150 250摄氏度下制备所述非晶硅层。优选地，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。优选地，所述退火工艺是快速热退火工艺或尖峰退火工艺。优选地，所述退火工艺中采用的气体是Ar、He或N2。优选地，所述退火工艺在900 1300摄氏度下退火10 180秒。优选地，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。优选地，形成所述第一氧化物层的方法是炉管氧化法。优选地，所述第一氧化物层的厚度为30 100埃。优选地，所述单晶硅层的厚度为30 100埃。优选地，所述第二氧化物层采用包括SiH2Cl2与N2O的混合气体或者是SiH4与N2O 的混合气体，在750 800摄氏度下进行制备。优选地，所述第二氧化物层的方法是高温氧化法。优选地，所述第二氧化物层的厚度是50 300埃。采用本专利技术的方法来制作SOSOS半导体器件，能够使堆叠栅结构的厚度较小，可以应用于32及其以下节点的技术当中。堆叠栅厚度较小的主要原因在于单晶硅层的厚度较小，仅为30 100埃。堆叠栅的厚度下降，能够使具有SOSOS半导体器件的存储器的工作电压下降，一般能够下降25% 35%左右，这大大节省了功耗，提高了产品的整体性能高。 而且，采用缺陷很少的单晶硅层作为电荷俘获层，具有较好地电荷维持性，避免由于电荷逃离电荷俘获层而造成数据的丢失。相对于传统工艺中的SONOS结构而言，仅改变中间的“N” 结构为“S”结构，其它层的工艺与传统工艺一致，由此可知，其生产线能够与SONOS的生产线兼容，这样就避免了由于重新建立生产线而需投入的大量成本。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图IA是传统的SONOS半导体器件的剖面结构示意图；图IB是传统的PCM半导体器件的剖面结构示意图；图2A至2E是根据本专利技术一个实施例的制作SOSOS半导体器件的示意图；图3是根据本专利技术的实施例制作SOSOS半导体器件的工艺流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术是如何来制作半导体器件的。显然，本专利技术的施行并不限定于半导体本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：衬底；在所述衬底上形成的第一氧化物层；在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：沈忆华，朱虹，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31