一种闪存器件及其制造方法技术

本发明专利技术公开了一种闪存器件，包括：半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。本发明专利技术实现了高K介质金属栅与可擦写闪存的兼容，提高了闪存的工作性能。本发明专利技术还提供一种与之对应的制造方法，极大地提高了闪存器件的生产效率和成品率。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及。
技术介绍
随着计算机技术的飞速发展，对半导体存储器件的性能也提出了更高的要求。用于存储数据的半导体存储器件可以分为挥发性存储器件和非挥发性存储器件两大类。挥发性存储器件在供电中断后将失去存储数据，而非挥发性存储器件在供电中断后仍然能够保留其中的存储数据。闪存(FlashMemory)是一种从可擦写可编程只读存储器(EPROM)和电可擦写可编程只读存储器(EEPROM)发展而来的非挥发性存储集成电路，属于一次性可编程(OTP)设备，其主要优点是工作速度快、单元面积小、集成度高、可靠性好等，在智能卡、 微控制器等领域具有广泛的应用前景。近年来，在半导体制作工艺中逐渐开始采用以Hf元素为基础的高K材料代替以往的二氧化硅作为栅介质层，不仅极大地提高了半导体器件的工作性能，还减小了电流浪费和能量损失，使得半导体制作工艺取得了巨大进步。但是，当传统的利用互补金属氧化物(CM0Q制作成闪存的工艺中引入高K介质金属栅工艺时，由于在高K介质金属栅工艺中形成的金属栅中存储的数据不易被电流擦除， 因此极大地影响了闪存的可擦写性能，使得这种闪存无法重复多次读写，从而使高K介质金属栅工艺应用到一次可编程(OTP)设备的制作工艺上时遇到了很大的挑战。
技术实现思路
针对现有技术的不足，本专利技术的目的是要提供一种与高K介质金属栅工艺相兼容的半导体结构及其制造方法。为了实现上述目的，本专利技术提供了一种闪存器件，包括半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质； 形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。本专利技术的有益效果是，该闪存器件在晶体管区的金属栅堆叠中包括多晶硅层，实现了高K介质金属栅与可擦写闪存之间的兼容，使得高K介质金属栅能够应用到一次性可编程(OTP)设备中，提高了闪存的工作性能。相应地，本专利技术还提供了一种闪存器件的制造方法，包括以下步骤提供半导体衬底，在所述衬底上形成闪存区，所述闪存区包括第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；在所述第一掺杂阱上形成高k栅介质层和金属层。根据本专利技术的制造闪存的方法实现了与高K介质金属栅工艺的互相兼容。由于闪存的浮栅和晶体管的金属栅极采用相同的材料和层叠结构，因此在同一个衬底上分别形成闪存和晶体管的方法中将会采用很多相同的步骤，极大地简化了工艺流程，提高了生产效率和产品的一致性，从而为大规模工业生产提供了有利条件。 附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图1是根据本专利技术的实施例的闪存器件的示意图；图2至图11是根据本专利技术的实施例的闪存器件的制造方法中间步骤的器件结构剖面图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。本专利技术的闪存器件在晶体管区使用金属栅电极层，不但能够克服按照高K介质金属栅工艺制作的金属栅极电擦写性能不理想的缺点，而且可以将闪存和晶体管的制作工艺统一起来，简化了制作步骤，提高了生产效率，使得由高K介质金属栅工艺制作而成的闪存能够应用于OTP设备中。为了能够更清楚地理解本专利技术的思想，以下将以具体实施例进行详细介绍图1示出的是本专利技术的闪存器件。该器件以体硅(bulk wafer)衬底为例，其包括衬底300 ；形成于衬底300中的闪存区100，所述闪存区包括第一掺杂阱101，所述第一掺杂阱内通过隔离区(如图1所述的STI，浅沟槽隔离)分为第一区101-1和第二区101-2，所述第二区101-2内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层103 ；形成于所述高k栅介质层上的金属层104。特别地，所述第一掺杂阱101为P型掺杂，第二区101-2内的杂质为P、AS或者是二者的组合。特别地，如果所述第一掺杂阱101为N型掺杂，则第二区101-2内掺杂的杂质为B、Ga、In或者是它们的组合。可选地，还包括形成于所述金属层上的多晶硅105。在所述闪存区的衬底上方还包括氧化物层102。所述高k栅介质层103可以包括HfO2层，厚度约为l-4nm，金属层104可以包括 TiN层，厚度约为3-lOnm。当然，本领域技术人员可以根据实际需要选用上述材料的等同替代材料，本专利技术并未对此做出限制。例如可以是I^aC、TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax, MoNx, TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si、Pt、Ru、Ir、 Mo、HfRu, RuOx中任一种或多种的组合。特别地还可以包括在所述多晶硅105之上的金属硅化物层106，例如NiSi层。由于金属层104的存在，从而使得闪存器件能够与高k金属栅工艺兼容。在本专利技术的另一个实施例中，所述半导体衬底上形成有埋氧区301，所述闪存区形成于所述埋氧区301上，如图11所示。特别地，所述器件还包括晶体管区200，所述闪存区100和晶体管区200由隔离区隔离。所述晶体管区200包括了第二掺杂阱201，所述第二掺杂阱可以掺杂与第一掺杂阱的导电性能相同或相反的杂质，以及形成于所述晶体管区的衬底上方的高k栅介质层203和金属层204。所述晶体管区200还包括源极区和漏极区207。可选地，所述晶体管区还包括形成于所述金属层204上的多晶硅205。所述高k栅介质层203可以包括HfO2层，厚度约为2_4歷，金属层204可以包括 TiN层，厚度约为3-lOnm。当然，本领域技术人员可以根据实际需要选用上述材料的等同替代材料，本专利技术并未对此做出限制。特别地还可以包括在所述多晶硅205和源极区、漏极区 207之上的金属硅化物层206，例如NiSi层。特别地，所述闪存区和晶体管区的栅堆叠能够在同一形成过程中形成，以便与高k 栅堆叠的制造工艺兼容。可选地，所述闪存器件还包括覆盖所述器件的层间介质层和在所述晶体管区的源极区和漏极区上方的金属硅化物接触，如图10所示的206。以下将结合附图详细介绍能够制作如图1所示的本专利技术所示的闪存器件的形成方法，当然本专利技术可以采用不同于以下描述的具体的步骤和工艺来形成所述闪存器件，但这些均不脱离本专利技术的保护范围。首先，在步骤1 提供半导体衬底300。按照图2所示，首先提供半导体衬底300， 并在衬底300上形成至少两个浅沟槽隔离(STI)，以隔离随后将要注入形成的闪存区与晶体管区并隔离在闪存区中将要注入形成的第一区和第二区。而后，在步骤2，在所述衬底上形成闪存区100，所述闪存区包括第一掺杂阱101， 所述第一掺杂阱内通过隔离区分为第一区101-1和第二区101-2，所述第二区101-2内掺杂了与所述第一掺杂阱的导电性能相反的杂质。具体来说，可以对衬底3本文档来自技高网...

【技术保护点】
１．一种闪存器件，包括：半导体衬底；以及闪存区，位于所述半导体衬底上；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；高ｋ栅介质层，形成于所述第一掺杂阱上；以及金属层，形成于所述高ｋ栅介质层上。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11