嵌入BCD工艺的EEPROM核结构及其形成方法技术

本发明专利技术提供了一种嵌入BCD工艺的EEPROM核结构及其形成方法，所述BCD工艺的EEPROM核结构包括相串联的选择管和存储管，所述选择管为LDNMOS晶体管。本发明专利技术可以将EEPROM核结构的形成过程嵌入BCD工艺中，有利于降低工艺的复杂度。

【技术实现步骤摘要】

本专利技术涉及半导体器件以及半导体工艺
，尤其涉及一种嵌入B⑶工艺的 EEPROM核结构及其形成方法。
技术介绍
B⑶工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar)、互补型金属氧化物场效应晶体管(CM0Q和双重扩散金属氧化物场效应晶体管(DM0Q器件，简称为B⑶工艺。由于B⑶工艺综合了以上三种器件各自的优点，这使B⑶ 工艺受到越来越多的关注。使用B⑶工艺形成的片上系统(SOC)等产品可以应用于汽车电子、电源管理等方面，在此类应用中，往往需要在产品中集成电可擦可编程只读存储器(EEPROM)，但是传统的 B⑶工艺和EEPROM形成工艺都比较复杂，如何在B⑶工艺中嵌入EEPR0M，以及如何优化工艺使其工艺简单化是近年来的热门研究领域。传统的EEPROM核结构(bit cell)主要包括两个管子其中一个是高压(例如 15V)NMOS晶体管作为选择管，另一个是带有浮栅的存储管。由于高压NMOS晶体管和存储管的形成过程比较复杂，以包括3. 3V低压CMOS晶体管、15V高压CMOS晶体管和存储管的产品为例(包括三层金属层)，那么光刻层次要多于23层。而常规的BCD工艺也很复杂，包括低压CMOS晶体管、中、高压LDNMOS晶体管、双极型晶体管、电阻、电容等器件，BCD工艺(包括两层金属层)的基本光刻层次多于21层。因此，如果简单地将传统的EERPOM核结构的形成工艺嵌入到B⑶工艺中，其工艺流程将会变得过于复杂而失去工业化生产的意义。
技术实现思路
本专利技术要解决的技术问题是提供一种嵌入B⑶工艺的EEPROM核结构及其形成方法，降低工艺复杂度。为解决上述技术问题，本专利技术提供了嵌入B⑶工艺的EEPROM核结构，包括相串联的选择管和存储管，所述选择管为LDNMOS晶体管。可选地，所述存储管的浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管的有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。可选地，所述LDNMOS晶体管(横向扩散N型金属氧化物场效应晶体管)的源区和所述存储管的漏区相邻接。可选地，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述存储管的隧道注入层位于所述第三边下方的存储管有源区中。可选地，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。本专利技术还提供了一种嵌入B⑶工艺的EEPROM核结构的形成方法，包括提供半导体衬底，在所述半导体衬底中形成N阱、有源区和P阱，所述有源区包括位于所述N阱中的选择管有源区和位于所述P阱中的存储管有源区；对所述存储管有源区进行隧道离子注入，在所述存储管有源区中形成隧道注入层；在所述选择管有源区上形成选择管栅介质层，在所述隧道注入层上形成存储管的隧穿介质层；在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅；在所述存储管的浮栅上依次形成浮栅介质层和控制栅，其中浮栅介质层覆盖所述浮栅，控制栅覆盖所述浮栅介质层；在所述选择管栅极两侧的选择管有源区中形成选择管的源区和漏区，在所述控制栅两侧的存储管有源区中形成存储管的源区和漏区，其中，选择管为LDNMOS晶体管。可选地，在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅包括形成第一多晶硅层，并对其进行刻蚀以形成所述选择管栅极和浮栅，所述浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。可选地，所述选择管的源区和所述存储管的漏区相邻接。可选地，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述第三边覆盖所述存储管的隧道注入层。可选地，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。可选地，所述控制栅的形成过程包括形成第二多晶硅层，并对其进行刻蚀以形成所述存储管的控制栅，并形成外围电路的电容极板。可选地，形成所述选择管和存储管的源区和漏区之后，所述嵌入BCD工艺的 EEPROM核结构的形成方法还包括在所述选择管和存储管的源区和漏区的表面形成金属硅化物；形成层间介质层，覆盖所述选择管和存储管；在所述选择管和存储管的源区和漏区、选择管栅极和/或存储管的控制栅上方的层间介质层中形成接触孔；在所述接触孔中填充互连结构。与现有技术相比，本专利技术具有以下优点本专利技术实施例的嵌入B⑶工艺的EEPROM核结构中的选择管采用LDNMOS晶体管， LDNMOS晶体管可以采用B⑶标准工艺来形成，有利于降低其工艺复杂度。此外，本专利技术实施例的嵌入B⑶工艺的EEPROM核结构的形成方法中，在标准B⑶ 工艺中增加了隧道离子注入的工艺，以形成存储管的隧道注入层，采用BCD工艺中常规的步骤来形成LDNMOS晶体管用作EEPROM核结构的选择管，并采用BCD工艺中常规的步骤来形成存储管，从而将EEPROM核结构的形成过程嵌入了 B⑶工艺中，相当于仅仅增加了隧道离子注入的工艺步骤，极大地降低了工艺复杂度。附图说明图1是本专利技术实施例的嵌入B⑶工艺的EEPROM核结构的形成方法的流程示意图；图2至图8是本专利技术实施例的嵌入B⑶工艺的EEPROM核结构的形成方法中各步骤的剖面结构示意图以及部分俯视图。具体实施例方式现有技术中常规的EEPROM核结构的形成工艺以及B⑶工艺的工艺步骤都比较复杂，如果简单地将EEPROM嵌入BCD工艺中，二者的工艺步骤叠加，将会导致工艺过于复杂， 不利于大规模的工业化生产。本专利技术实施例的嵌入B⑶工艺的EEPROM核结构中的选择管采用LDNMOS晶体管， LDNMOS晶体管可以采用B⑶标准工艺来形成，有利于降低其工艺复杂度。此外，本专利技术实施例的嵌入B⑶工艺的EEPROM核结构的形成方法中，在标准B⑶ 工艺中增加了隧道离子注入的工艺，以形成存储管的隧道注入层，采用BCD工艺中常规的步骤来形成LDNMOS晶体管用作EEPROM核结构的选择管，并采用BCD工艺中常规的步骤来形成存储管，从而将EEPROM核结构的形成过程嵌入了 B⑶工艺中，相当于仅仅增加了隧道离子注入的工艺步骤，极大地降低了工艺复杂度。下面结合具体实施例和附图对本专利技术作进一步说明，但不应以此限制本专利技术的保护范围。图1示出了本实施例的嵌入B⑶工艺的EEPROM核结构的形成方法的流程示意图， 包括步骤S11，提供半导体衬底，在所述半导体衬底中形成N阱、有源区和P阱，所述有源区包括位于所述N阱中的选择管有源区和位于所述P阱中的存储管有源区；步骤S12，对所述存储管有源区进行隧道离子注入，在所述存储管有源区中形成隧道注入层；步骤S13，在所述选择管有源区上形成选择管栅介质层，在所述隧道注入层上形成存储管的隧穿介质层；步骤S14，在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存本文档来自技高网...

【技术保护点】
１．一种嵌入ＢＣＤ工艺的ＥＥＰＲＯＭ核结构，包括相串联的选择管和存储管，其特征在于，所述选择管为ＬＤＮＭＯＳ晶体管。

【技术特征摘要】
1.一种嵌入B⑶工艺的EEPROM核结构，包括相串联的选择管和存储管，其特征在于，所述选择管为LDNMOS晶体管。2.根据权利要求1所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述存储管的浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管的有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。3.根据权利要求2所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述LDNMOS晶体管的源区和所述存储管的漏区相邻接。4.根据权利要求3所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述存储管的隧道注入层位于所述第三边下方的存储管有源区中。5.根据权利要求4所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。6.一种嵌入B⑶工艺的EEPROM核结构的形成方法，其特征在于，包括提供半导体衬底，在所述半导体衬底中形成N阱、有源区和P阱，所述有源区包括位于所述N阱中的选择管有源区和位于所述P阱中的存储管有源区；对所述存储管有源区进行隧道离子注入，在所述存储管有源区中形成隧道注入层；在所述选择管有源区上形成选择管栅介质层，在所述隧道注入层上形成存储管的隧穿介质层；在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅；在所述存储管的浮栅上依次形成浮栅介质层和控制栅，其中浮栅介质层覆盖所述浮栅，控制栅覆盖所述浮栅介质层；在所述选择管栅极两侧的选择管有源区中形成选择管的源区和漏区，在所述控制栅两侧的存储管有源区中形成存储管的源区...

【专利技术属性】
技术研发人员：刘建华，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：31