形成具有目标关键尺寸的沟槽的方法技术

本发明专利技术公开了一种形成具有目标关键尺寸的沟槽的方法，包括：提供前端器件结构，所述前端器件结构上形成有具有沟槽的金属间介电层，所述金属间介电层的材料为低介电常数的氧化物；以及通入包含还原性气体的反应气体，将所述沟槽的实际关键尺寸调整至所述目标关键尺寸。根据本发明专利技术的方法，能够有效地改善不同晶片或者不同批次沟槽的关键尺寸均匀性，提高良品率。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造工艺，特别涉及一种沟槽的制作方法。
技术介绍
在半导体制造工艺中，在半导体衬底上形成所需要的通孔或沟槽，用于后端互连技术中大马士革工艺(镶嵌技术)等应用。由于铜具有良好的导电性能，因而在半导体集成电路制造工艺中用作后端互连线的材料。铜互连线一般通过镶嵌工艺或双镶嵌工艺形成。单镶嵌结构仅是把单层金属导线的制作方式由传统的(金属刻蚀+介电层填充)当时改为镶嵌方式(介电层刻蚀+金属填充)。双镶嵌结构则是将通孔以及金属导线结合在一起，这样只需一道金属填充步骤，可简化工艺。下面以双镶嵌结构为例，来说明现有技术形成沟槽的工艺流程。图1A-1E是传统方法形成双镶嵌结构沟槽的工艺流程中各个步骤所获得器件的剖视图。如图IA所示，提供衬底100，衬底100上具有金属互连线101。在所述衬底100上依次形成有刻蚀停止层102 和金属间介电层103，其中，金属间介电层103中形成有通孔。金属间介电层103的表面上还留有形成通孔时所使用的硬掩膜层104。如图IB所示，在通孔中填充有底部抗反射层 (BARC) 105，并覆盖在硬掩膜层104的表面上。在硬掩膜层104上依次形成有底部抗反射层 105、低温氧化物层(LTO) 106、抗反射层107和具有图案的光刻胶层108。如图IC所示，以具有图案的光刻胶层108为掩膜对抗反射层107和低温氧化物层106进行刻蚀，并且在刻蚀过程中光刻胶层108被消耗。如图ID所示，以抗反射层107和低温氧化物层106为掩膜对底部抗反射层105进行刻蚀，然后以底部抗反射层105为掩膜对金属间介电层103进行刻蚀。在上述刻蚀过程中抗反射层107和低温氧化物层106基本被消耗。为了描述方便， 将图IC和ID所示的刻蚀过程称为主要刻蚀。如图IE所示，通入二氧化碳(CO2)气体对硬掩膜层104表面上和通孔内的底部抗反射层105进行剥离。如图IF所示，进行通孔内刻蚀停止层102的去除，以使后续工艺填充的互连金属与金属互连线101电连接。最后通入CO2 气体剥离残留在通孔内的聚合物，完成双镶嵌结构中沟槽的制作。然而，随着半导体技术节点的不断降低，沟槽的关键尺寸不断缩小，由于热效应等微观效应的影响，相同工艺条件下不同晶片或者不同批次的晶片上形成的沟槽的关键尺寸也会存在一些差异。因此，现有技术通常会在主要刻蚀之前，对沟槽的关键尺寸进行调整， 例如调整光刻胶显影后的关键尺寸(ADI⑶)，调整底部抗反射层中开口的尺寸或者调整硬掩膜中开口的尺寸，以改善沟槽关键尺寸的均勻性。但是，上述方法仅能在主要刻蚀之前对随后要形成的沟槽的关键尺寸进行调整。因此，现有技术的方法仅能预先估算可能出现的偏差，以在刻蚀之前对其进行补偿，然后在沟槽形成之后测量它的关键尺寸。这种方式的缺点是，即使发现最后得到的沟槽关键尺寸出现偏差，也是没有办法来弥补的。这样会造成不同晶片或者不同批次沟槽的关键尺寸均勻性较差，并且良品率较低。于是，目前急需一种改进的沟槽的制作方法，以改善不同晶片或者不同批次沟槽的关键尺寸均勻性，提高良品率。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提出一种，包括提供前端器件结构， 所述前端器件结构上形成有具有沟槽的金属间介电层，所述金属间介电层的材料为低介电常数的氧化物；以及通入包含还原性气体的反应气体，将所述沟槽的实际关键尺寸调整至所述目标关键尺寸。根据本专利技术的另一方面，所述方法还包括检测步骤，其中，对所述沟槽经过所述调整之后的所述实际关键尺寸进行检测，以确定所述沟槽是否已达到所述目标关键尺寸。根据本专利技术的另一方面，所述方法还包括至少一个再调整步骤，其中，根据所述检测步骤的结果对所述沟槽的关键尺寸再次实施所述调整步骤和所述检测步骤。根据本专利技术的另一方面，所述具有沟槽的金属间介电层是通过以下步骤形成的 提供衬底；在所述衬底上依次形成由所述低介电常数的氧化物构成的金属间介电层、沟槽硬掩膜层、抗反射层和具有图案的光刻胶层；进行主要刻蚀步骤，并剥离所述沟槽硬掩膜层，以形成所述具有沟槽的金属间介电层。根据本专利技术的另一方面，在形成所述由低介电常数的氧化物构成的金属间介电层之前，在所述衬底上形成刻蚀停止层。根据本专利技术的另一方面，在所述剥离沟槽硬掩膜层步骤之后，去除剩余的刻蚀停止层。根据本专利技术的另一方面，所述沟槽硬掩膜层包含至少一层硬掩膜层。根据本专利技术的另一方面，所述沟槽硬掩膜层包含第一硬掩膜层和形成在所述第一硬掩膜层上的第二硬掩膜层，其中，第一硬掩膜层是底部抗反射层，第二硬掩膜层是低温氧化物层。根据本专利技术的另一方面，所述金属间介电层中形成有通孔。根据本专利技术的另一方面，所述金属间介电层上形成有通孔硬掩膜层，所述沟槽硬掩膜层形成在所述通孔硬掩膜层上且填充所述通孔。根据本专利技术的另一方面，所述金属间介电层的材料为黑钻石。根据本专利技术的另一方面，所述还原性气体为氢气和一氧化碳中的一种或多种。根据本专利技术的另一方面，所述反应气体还包含氩气、氦气和氮气中的一种或多种。根据本专利技术的另一方面，所述调整步骤包括根据所述实际关键尺寸与所述目标关键尺寸之间的差异，确定所述反应气体的通入时间。根据本专利技术的另一方面，所述实际关键尺寸与所述目标关键尺寸之间的差异小于等于2nm时，反应气体的通入时间为IOs ；所述实际关键尺寸与所述目标关键尺寸之间的差异大于2nm并且小于等于4nm时，反应气体的通入时间为30s。根据本专利技术的另一方面，所述调整步骤包括预先确定所述沟槽的关键尺寸与所述反应气体的通入时间之间的关系曲线；根据所述沟槽的实际关键尺寸与目标关键尺寸之间的差异，按照所述关系曲线确定所述反应气体的通入时间。根据本专利技术的另一方面，所述关系曲线的预先确定步骤包括通过实验分别测定不同情况下沟槽的关键尺寸与反应气体的通入时间之间的关系曲线；选择与要调整的沟槽相对应的关系曲线。根据本专利技术的方法，能够有效地改善不同晶片或者不同批次沟槽的关键尺寸均勻性，提高良品率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1A-1F是传统方法形成沟槽的工艺流程中各个步骤所获得器件的剖视图；图2为根据本专利技术一个实施方式形成双镶嵌结构沟槽的工艺流程图；图3A-3F为根据本专利技术一个实施方式制作双镶嵌结构沟槽的工艺流程中各个步骤所获得器件的剖视图；图4为沟槽的关键尺寸与反应气体的通入时间之间的关系曲线。 具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术的沟槽的制作工艺。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。 本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。本专利技术本文档来自技高网...

【技术保护点】
１．一种形成具有目标关键尺寸的沟槽的方法，包括：提供前端器件结构，所述前端器件结构上形成有具有沟槽的金属间介电层，所述金属间介电层的材料为低介电常数的氧化物；以及通入包含还原性气体的反应气体，将所述沟槽的实际关键尺寸调整至所述目标关键尺寸。

【技术特征摘要】

【专利技术属性】
技术研发人员：周俊卿，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31