晶片级堆叠裸片封装制造技术

本文献尤其是论述一种包含制造于半导体衬底中的第一和第二离散组件的IC封装。所述第一和第二离散组件可在所述半导体衬底中彼此邻近，且集成电路裸片可安装于所述半导体衬底上并耦合到所述第一和第二离散组件。

【技术实现步骤摘要】
晶片级堆叠裸片封装
技术介绍
例如手机、个人数据助理、数码相机、膝上型计算机等电子装置大体上包含若干封装的半导体集成电路(IC)芯片和表面安装组件，所述芯片和组件组装到互连衬底上。将更多的功能性和特征并入到电子装置中，同时减小电子装置的尺寸，是持续的市场需求。这又对互连衬底的设计、尺寸和组装提出增加的需求。随着组装的组件数目增加，衬底面积和成本增加，同时对较小形状因数的需求增加。
技术实现思路
本文献尤其论述一种IC封装，其包含上面安装有IC裸片的单片电路，其中模制化合物安置于IC裸片上方以形成IC封装。所述单片电路可包含制造于半导体衬底中的彼此邻近的第一和第二离散组件。IC裸片可安装到半导体衬底的无源侧且通过多个穿衬底通孔耦合到第一和第二离散组件。IC封装可包含位于半导体衬底的有源侧上的多个接合垫，用于将IC封装安装到互连衬底。希望此概述提供本专利申请案的标的物的概述。不希望其提供本专利技术的专门或详尽解释。包含详细描述内容以提供关于本专利申请案的更多信息。附图说明图式不一定按比例绘制，在图中，相同标号可在不同视图中描述相似的组件。具有不同字母后缀的相同标号可表示相似组件的实例。图式借助于实例而不是限制来大体上说明本文献中论述的各种实施例。图1大体上说明晶片级堆叠裸片IC封装的实例的横截面图。图2大体上说明图1的晶片级堆叠裸片IC封装的仰视横截面图。图3大体上说明图1的晶片级堆叠裸片IC封装的俯视横截面图。图4说明制造于单个半导体晶片中的第一和第二离散组件的实例。图5说明安装到膜载体以用于IC封装建构期间的支撑的图4的半导体晶片的实例。图6说明经薄化以暴露穿衬底通孔的图5的半导体晶片的实例。图7说明添加到图6的半导体晶片的经图案化导电层的实例。图8说明在图7的半导体晶片中蚀刻的凹槽的实例。图9说明用电绝缘材料填充以形成隔离间隙的图8的凹槽的实例。图10说明安装到图9的半导体晶片的IC裸片倒装芯片的实例。图11说明围绕图10的IC裸片和半导体晶片安置的电绝缘材料的实例。具体实施例方式本专利技术人已尤其认识到可通过在半导体衬底(例如，硅晶片)中制造至少一个离散组件且在半导体衬底上安装IC裸片来产生紧凑的IC封装。可接着用电绝缘材料(例如，模制化合物)覆盖IC裸片并切开IC裸片以形成IC封装。在一实例中，IC封装可包含多个触点区以用于以倒装芯片方式安装到互连衬底(例如，印刷电路板)。 在一实例中，将IC封装内的IC裸片以倒装芯片方式安装到半导体衬底的无源侧且电耦合到离散组件。半导体衬底可包含多个穿衬底通孔，其可将IC裸片电耦合到离散组件且电耦合到半导体衬底的有源侧的所述多个触点区。图1大体上说明IC封装100的实例的横截面图。IC封装100可包含第一离散组件102和第二离散组件104，所述组件被制造到半导体衬底106中。换句话说，第一和第二离散组件102、104连同半导体衬底106形成单片集成电路。在一实例中，半导体衬底106 可包含硅晶片。在其它实例中，半导体衬底106可包含锗、砷化镓、碳化硅或分层半导体衬底(例如，绝缘体上硅)。在一些实例中，半导体衬底106可经掺杂，如所属领域的技术人员已知。如本文中提及，半导体衬底106包含有源侧108和无源侧110。半导体衬底106的有源侧108可包含半导体衬底106的表面，在其中制造有第一和第二离散组件102、104。半导体衬底106的无源侧110与有源侧108相对。在一实例中，第一和第二离散组件102、104在半导体衬底106内彼此邻近。在一实例中，半导体衬底106可包含隔离间隙112，其安置于第一与第二离散组件102、104之间以用于电隔离第一离散组件102与第二离散组件104。在一实例中，通过在半导体衬底106中蚀刻凹槽且在凹槽中沉积电绝缘材料来形成隔离间隙112。在一实例中，电绝缘材料可包含模制化合物，例如环氧树脂、硅树脂、聚酰亚胺或这些材料中的一者或一者以上的组合。在一实例中，隔离间隙112的宽度可基于第一和第二离散组件102、104处存在的电压。值得注意的是，当较高电压可存在于第一或第二离散组件102、104处时，隔离间隙112应较宽以提供增大的电绝缘。在一实例中，IC封装100还可包含多个穿衬底通孔122，其与导电层116和124组合地将半导体衬底106的有源侧108上的第一和第二离散组件102、104电耦合到半导体衬底106的无源侧110上的元件。换句话说，所述多个穿衬底通孔122 (例如，当半导体衬底 106为硅时为穿硅通孔(TSV))穿过半导体衬底106提供有源侧108与无源侧110之间的电耦合。通过穿过半导体衬底106蚀刻孔隙且在所述孔隙内沉积导电材料来形成所述多个穿衬底通孔122中的每一者。在一些实例中，导电材料可包含钨。在某些实例中，IC封装100可包含IC裸片114，其安装在半导体衬底106上且电耦合到第一和第二离散组件102、104。IC裸片114以及第一和第二离散组件102、104形成用于IC封装100的电路。在一实例中，IC裸片114安装在半导体衬底106的无源侧110 上。IC裸片114借助所述多个穿衬底通孔122电耦合到第一和第二离散组件102、104。在一实例中，第一经图案化导电层116可安置在半导体衬底106的无源侧108上。 第一经图案化导电层116提供IC裸片114到所述多个穿衬底通孔122的电耦合。第一经图案化导电层还可提供IC裸片114上的不同触点之间的耦合。在一实例中，第一经图案化导电层制造于半导体衬底106的无源侧110上，使得经图案化导电层116的一部分安置在 IC裸片114与半导体衬底106之间。第一经图案化导电层116可包含多个迹线以用于将 IC裸片114电耦合到所述多个穿衬底通孔122。在一实例中，第一经图案化导电层116还可包含多个导电区(例如，接合垫)以用于将IC裸片114安装并电耦合到经图案化导电层 116。在一实例中，IC裸片114可以倒装芯片方式安装到经图案化导电层116。在一实例中，IC裸片114可使用球形栅格阵列的焊球118来在电学上和在物理上将IC裸片114耦合到第一经图案化导电层116。IC裸片114可使用所述多个穿衬底通孔中的至少一者电耦合到第一和第二离散组件102、104。举例来说，IC裸片114可耦合到第一经图案化导电层116，所述经图案化导电层116耦合到穿衬底通孔122。穿衬底通孔122可接着耦合到第一和第二离散组件102、 104。在一实例中，第二经图案化导电层124制造于半导体衬底106的有源侧108上以用于将多个穿衬底通孔122耦合到第一和第二离散组件102、104。 在一实例中，IC封装100可包含多个导电区以用于将IC封装100物理安装且电耦合到互连衬底(例如，印刷电路板)。在一实例中，所述多个导电区可为第二经图案化导电层124的外部暴露部分。在一实例中，第二经图案化导电层124将IC裸片114电耦合到所述多个导电区中的至少一者以实现外部电连接。虽然IC裸片114经展示为耦合到半导体衬底106的无源侧110，但在其它实例中，IC裸片114可耦合到半导体衬底106的有源侧 108，且用于将IC封装100耦合到互连衬底的多个导电区安置在半导体衬底106的无源侧 110上。本文档来自技高网...

【技术保护点】
１．一种集成电路（ＩＣ）封装，其包括：半导体衬底；制造于所述半导体衬底中的第一离散组件；制造于所述半导体衬底中的第二离散组件，其中所述第一离散组件邻近于所述第二离散组件；以及安装于所述半导体衬底上且耦合到所述第一离散组件和所述第二离散组件的集成电路（ＩＣ）裸片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丹·金策，刘永，斯蒂芬·马丁，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US