一种重布线机构制造技术

本发明专利技术提供一种重布线机构，通过在测试焊盘区的开孔处设置重布线层，并在氮化层上形成第二氧化层，使随机存储器容易封装，且在芯片探针测试过程中，不会破坏顶层金属线，从而，随机存储器所在晶圆的良率不会很大程度的降低。

【技术实现步骤摘要】

本专利技术涉及随机存储器领域，特别涉及一种随机存储器的重布线机构。
技术介绍
随着芯片技术的迅速发展，重布线层(Re-Distribution Layer, RDL)已被广泛应 用于芯片制造领域。但是，在随机存储器领域，重布线层一直没有得到广泛应用。因为，当对随机存储 器进行芯片探针测试(circuit probing test,CP test)后，与重布线层连接的顶层金属层 会遭到很大的破坏，会很大程度地降低随机存储器的良率。图IA为现有的随机存储器的测试端结构的剖面图。如图IA所示，所述测试端结 构包括衬底100 ；位于所述衬底上的测试焊盘102与顶层金属线106，在所述测试焊盘102 和顶层金属线106之间、不同测试焊盘102之间以及不同顶层金属线106之间形成有层间 空隙104 ；在所述层间空隙104、测试焊盘102以及顶层金属线106上，依次形成有第一氧化 层108和氮化层110。为了实现测试功能，对应所述测试焊盘102，所述第一氧化层108和 氮化层110中开有开孔114，所述开孔114使所述测试焊盘102露出。由于层间空隙104的 深宽比较大，所以在形成所述第一氧化层108时，所述第一氧化层108不能填充到层间空隙 104。在进行芯片探针测试时，使探针与所述测试焊盘102接触从而实现测试，但是，由 于未设置重布线层，而测试焊盘102的设计位置又是固定的，所以，如果要变更封装方式或 封装位置，就需要变更测试焊盘102的设计位置，这样便需要变更各步骤的掩模板，而掩模 板是很昂贵的，所以这会大大增加半导体芯片的制造成本。图IB为现有的另一种随机存储器的测试端结构的剖面图。与图IA中所示的测试 端结构的不同之处在于，在开孔114内形成有重布线层115。虽然设置了重布线层115，但 是，当探针与重布线层115接触而进行芯片探针测试时，探针以一定角度倾斜扎到重布线 层115上，由于层间空隙104的存在，探针的压力会使顶层金属线106发生变形而损坏，使 不同顶层金属线之间发生短路、或顶层金属线断开。所述顶层金属线106的损坏会严重影 响半导体芯片的良率。
技术实现思路
为了解决现有技术中，顶层金属线容易被探针损坏，从而降低随机存储器所在晶 圆的良率问题，本专利技术提供一种重布线机构，能很好的保护顶层金属线，使包括本专利技术随机 存储器的晶圆的良率损失，不会随芯片探针测试次数的增加而急剧增加。本专利技术提供一种重布线机构包括衬底；位于所述衬底上的测试焊盘和顶层金属 线，在所述测试焊盘和顶层金属线之间、不同测试焊盘之间以及不同顶层金属线之间形成 有层间空隙；在所述层间空隙、测试焊盘以及顶层金属线上，依次形成有第一氧化层、氮化 层以及第二氧化层；对应所述测试焊盘，在所述第一氧化层、氮化层以及第二氧化层内形成有开孔，在所述开孔内形成有重布线层，所述重布线层延伸至所述第二氧化层上。可选的，所述第一氧化层和所述第二氧化层是利用高密度等离子化学气相沉积形 成的。优选的，所述第一氧化层和所述第二氧化层是利用等离子体增强型化学气相沉积 形成的。可选的，所述重布线层的材料为铜或铝。优选的，所述第二氧化层的厚度大于所述第一氧化层的厚度。可选的，所述第一氧化层和所述第二氧化层的材料可以为氧化硅，所述氮化层的 材料可以为氮化硅。进一步的，所述第一氧化层的厚度范围为1500埃至2000埃，所述第二氧化层的厚 度范围为9000埃至10000埃。进一步的，所述氮化层的厚度范围为2500埃至3500埃。由于本专利技术的重布线机构中，增加了第二氧化层，所述第二氧化层具有很好的耐 压能力，使顶层金属层不会随芯片探针测试次数的增加，而遭到损坏。从而使包括本专利技术重 布线机构的随机存储器晶圆的良率稳定、漏电流变化很小。附图说明图IA为现有的随机存储器的测试端结构的剖面图；图IB为现有的另一种随机存储器的测试端结构的剖面图；图2为本专利技术实施例的重布线机构的剖面图；图3为经过七次芯片探针测试的随机存储器晶圆良率损失对比图；图4为对每个随机存储器晶圆分别进行七次芯片探针测试过程中漏电流的变化 情况。具体实施例方式为了使本专利技术的内容以及保护范围更加清楚、易懂，以下结合附图对本专利技术的内 容作详细说明。本专利技术的核心思想在于，通过在测试焊盘区的开孔处设置重布线，并在氮化层上 形成第二氧化层，使随机存储器容易封装，且在芯片探针测试过程中，不会破坏顶层金属 线，从而，随机存储器所在晶圆的良率不会很大程度的降低。图2为本专利技术实施例的重布线机构的剖面图。参照图2所示，本实施例的重布线 机构包括衬底200 ；位于所述衬底200上的测试焊盘202和顶层金属线206，在所述测试焊 盘202和顶层金属线206之间、不同测试焊盘202之间以及不同顶层金属线206之间形成 有层间空隙204 ；在所述层间空隙206、测试焊盘202以及顶层金属线206上，依次形成有第 一氧化层208、氮化层210以及第二氧化层212 (第一氧化层208、氮化层210以及第二氧化 层212构成ONO结构)；对应所述测试焊盘202，在所述第一氧化层208、氮化层210以及第 二氧化层212内形成有开孔，在所述开孔内形成有重布线层214，所述重布线层214延伸至 所述第二氧化层212上。可选的，所述第一氧化层208和所述第二氧化层212是利用高密度等离子化学气4相沉积(HDP CVD)形成的。优选的，所述第一氧化层208和所述第二氧化层212是利用等离子体增强型化学 气相沉积(PECVD)形成的。利用所述等离子体增强型化学气相沉积方法，形成的所述第一 氧化层208和所述第二氧化层212有很好的耐压能力，经过多次的探针接触都不会损坏。可选的，所述重布线层214的材料为铜或铝。其中，所述第一氧化层208和所述第二氧化层212的材料可以为氧化硅，所述氮化 层的材料可以为氮化硅。优选的，所述第二氧化层212的厚度大于所述第一氧化层208的厚度。这样，所述 第二氧化层212可以很好的起到耐压作用，即所述第二氧化层212不容易因为探针的接触 而损坏，从而可以很好的保护顶层金属线206。优选的，所述第一氧化层208的厚度范围为1500埃至2000埃，所述氮化层210的 厚度范围为2500埃至3500埃，所述第二氧化层212的厚度范围为9000埃至10000埃。图3为经过七次芯片探针测试的随机存储器晶圆良率损失对比图。如图3所示， 第一行ONO的七个晶圆良率损失图，为包括本专利技术重布线机构的随机存储器晶圆的良率损 失图，测量次数从左到右依次递增；第二行BL为包括现有的测试端结构的随机存储器晶圆 良率损失图，测量次数从左到右依次递增。由图3可知，在七次芯片探针测试过程中，包括本专利技术重布线机构的随机存储器 晶圆的良率损失，明显低于包括现有的测试端结构的随机存储器晶圆良率损；且随着测量 次数的增加，包括本专利技术重布线机构的随机存储器晶圆的良率损失变化很小，即，包括本发 明重布线机构的随机存储器受探针接触的影响很小，也就是说，本专利技术的重布线机构耐压 能力很强，不会因为探针的接触而损坏顶层金属线。图4为对每个随机存储器晶圆分别进行七次芯片探针测试过程中漏电流的变化情况。参照图4所示，其中11......17表示对第一个随机存储器晶圆进行七本文档来自技高网...

【技术保护点】
一种重布线机构包括：衬底；位于所述衬底上的测试焊盘和顶层金属线，在所述测试焊盘和顶层金属线之间、不同测试焊盘之间以及不同顶层金属线之间形成有层间空隙；在所述层间空隙、测试焊盘以及顶层金属线上，依次形成有第一氧化层、氮化层以及第二氧化层；对应所述测试焊盘，在所述第一氧化层、氮化层以及第二氧化层内形成有开孔，在所述开孔内形成有重布线层，所述重布线层延伸至所述第二氧化层上。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙鹏，孙万峰，黄永彬，汪维金，王军，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31