半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上具有栅极结构；在栅极结构两侧形成伪侧壁隔离物；对所述栅极结构及所述伪侧壁隔离物两侧的半导体衬底重掺杂，形成源／漏极重掺杂区；去除所述伪侧壁隔离物；对所述栅极结构两侧的半导体衬底轻掺杂，形成源／漏极轻掺杂区；对掺杂后的所述半导体衬底进行退火，该方法大大提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
随着半导体制造技术的飞速发展，为了使半导体器件具备更快的运算速度、更大 的数据存储量以及更多的功能，半导体晶片朝向高集成度方向发展，CMOS器件的栅极特征 尺寸已经进入深亚微米阶段，栅极下的导电沟道变得越来越细且长度变得较以往更短，这 样就对工艺的要求越来越高。图1为一种传统的MOS晶体管的结构示意图，如图1所示，在传统的半导体制造技 术中，为形成MOS晶体管，首先提供半导体衬底10，在半导体衬底10中形成阱区20，所述阱 区20为η阱(用于形成PM0S)或ρ阱(用于形成NM0S)。然后在半导体衬底10表面沉积 栅极氧化层30，再于栅极氧化层30表面沉积多晶硅层40，图案化所述多晶硅层40并刻蚀 栅极氧化层30和多晶硅层40形成MOS晶体管的栅极结构50。然后在栅极结构50的两侧 进行低剂量离子注入，之后紧接着进行退火，使离子在半导体衬底10内进行扩散，形成轻 掺杂源极区60a和轻掺杂漏极区60b (轻掺杂源/漏极区也叫LDD)。接下来在半导体衬底10和栅极结构50表面沉积氧化硅和氮化硅，并利用干法刻 蚀形成侧壁隔离物(offset spacer) 70，随后在栅极结构50的两侧进行高剂量离子注入， 之后紧接着进行退火，使离子在半导体衬底10内进行扩散，形成重掺杂源极区80a和重掺 杂漏极区80b，轻掺杂源极区60a和重掺杂源极区80a构成源极区，轻掺杂漏极区60b和重 掺杂漏极区80b构成漏极区。例如在公开号为“CN1518765A”，名称为“”的中国专利中还 可以发现更多与上述技术方案相关的信息，例如更详细的形成源极区和漏极区的方法。在离子注入之后的退火可以使注入的离子在半导体衬底内扩散，并修复离子注入 对半导体衬底带来的损伤，但是随着器件尺寸的下降，例如在65nm及以下工艺中，源极区 和漏极区之间的导电沟道已经很短，尤其在LDD之后要进行退火，源漏重掺杂之后还要退 火，这样两次退火可能使得源漏穿通，这样就会导致器件性能不合格。
技术实现思路
本专利技术解决的问题是，提高器件的性能。为了解决上述问题，本专利技术提供了一种，包括步骤提供半 导体衬底，所述半导体衬底上具有栅极结构；在栅极结构两侧形成伪侧壁隔离物；对所述 栅极结构及所述伪侧壁隔离物两侧的半导体衬底重掺杂，形成源/漏极重掺杂区；去除所 述伪侧壁隔离物；对所述栅极结构两侧的半导体衬底轻掺杂，形成源/漏极轻掺杂区；对掺 杂后的所述半导体衬底进行退火。可选的，所述退火为激光退火，退火温度为1300°C 士50°C，退火时间为20ms至 100ms。可选的，所述退火为尖峰退火，以100°C /min至250°C /min的速率升温到1040°C 至1070°C，然后再以100°C /min至250°C /min的速率降温。可选的，所述退火为RTA退火，退火温度为1000°C至1050°C，退火时间为IOs至 30s。可选的，在对所述栅极结构两侧的半导体衬底重掺杂，形成源/漏极重掺杂区之 后还包括退火步骤。可选的，所述形成源/漏极重掺杂区之后的退火为RTA退火，退火温度为900°C至 1000°C，退火时间为Ims至IOms0可选的，所述伪侧壁隔离物的材料为氧化硅。可选的，所述伪侧壁隔离物的形成方法为LPCVD方法。可选的，在所述退火后还包括步骤在栅极两侧形成侧壁隔离物；形成金属接触。相比于现有技术，上述技术方案的优点在于在现有技术中在每一步离子注入之后都会进行退火，退火会使得离子进一步扩 散，随着器件尺寸的减小，例如在65nm及以下工艺中，源极区和漏极区之间的导电沟道已 经很短，尤其在LDD之后要进行退火，源漏重掺杂之后还要退火，这样退火可能使得源漏穿 通，本专利技术中调换了 LDD和重掺杂源漏区的形成顺序，这样在LDD之后只有一步退火，从而 保证了轻掺杂源极区和轻掺杂漏极区之间的距离，也就是保证了源极区和漏极区之间的导 电沟道的长度，从而提高了器件的性能。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为一种传统的MOS晶体管的结构示意图；图2为本专利技术的半导体器件制造方法的流程图；图3至图7为本专利技术的半导体器件制造方法一实施例的示意图。具体实施例方式在执行离子注入工艺之后，通常进行退火，使得注入的离子在半导体衬底内进一 步向更深更广方向扩散，并且分布的更均勻，而且还可以修复在离子注入过程中对半导体 衬底带来的损伤。但随着器件尺寸的下降，例如在65nm及以下工艺中，源极区和漏极区之 间的导电沟道已经很短，这样如果按照传统工艺在LDD之后要进行退火，源漏重掺杂之后 还要退火，并且在形成LDD时由于没有侧壁隔离物，因此离子注入形成的轻掺杂源极区和 轻掺杂漏极区的距离很近，这样再执行两次退火之后可能使得源漏穿通，从而就会导致器 件性能不合格。因此本专利技术提供了一种，包括步骤提供半导体衬底，所述 半导体衬底上具有栅极结构；在栅极结构两侧形成伪侧壁隔离物；对所述栅极结构及所述伪侧壁隔离物两侧的半导体衬底重掺杂，形成源/漏极重掺杂区；去除所述伪侧壁隔离物； 对所述栅极结构两侧的半导体衬底轻掺杂，形成源/漏极轻掺杂区；对掺杂后的所述半导 体衬底进行退火。可选的，所述退火为激光退火，退火温度为1300°C 士50°C，退火时间为20ms至 100ms。可选的，所述退火为尖峰退火，以100°C /min至250°C /min的速率升温到1040°C 至1070°C，然后再以100°C /min至250°C /min的速率降温。可选的，所述退火为RTA退火，退火温度为1000°C至1050°C，退火时间为IOs至 30s。可选的，在对所述栅极结构两侧的半导体衬底重掺杂，形成源/漏极重掺杂区之 后还包括退火步骤。可选的，所述形成源/漏极重掺杂区之后的退火为RTA退火，退火温度为900°C至 1000°C，退火时间为Ims至IOms0可选的，所述伪侧壁隔离物的材料为氧化硅。可选的，所述伪侧壁隔离物的形成方法为LPCVD方法。可选的，在所述退火后还包括步骤在栅极两侧形成侧壁隔离物；形成金属接触。本专利技术通过调整形成轻掺杂源/漏极区和重掺杂源/漏极区步骤，从而使得在轻 掺杂源/漏极区在离子注入之后只有一步退火，这样就使得形成轻掺杂源/漏极区注入的 离子的扩散在合适的范围内，从而减小了源漏穿通的可能，提高了器件性能。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况 下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2为本专利技术的本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底上具有栅极结构；在栅极结构两侧形成伪侧壁隔离物；对所述栅极结构及所述伪侧壁隔离物两侧的半导体衬底重掺杂，形成源／漏极重掺杂区；去除所述伪侧壁隔离物；对所述栅极结构两侧的半导体衬底轻掺杂，形成源／漏极轻掺杂区；对掺杂后的所述半导体衬底进行退火。

【技术特征摘要】
一种半导体器件的制造方法，其特征在于，包括步骤提供半导体衬底，所述半导体衬底上具有栅极结构；在栅极结构两侧形成伪侧壁隔离物；对所述栅极结构及所述伪侧壁隔离物两侧的半导体衬底重掺杂，形成源/漏极重掺杂区；去除所述伪侧壁隔离物；对所述栅极结构两侧的半导体衬底轻掺杂，形成源/漏极轻掺杂区；对掺杂后的所述半导体衬底进行退火。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述退火为激光退火， 退火温度为1300°C 士50°C，退火时间为20ms至100ms。3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述退火为尖峰退火， 以 100°C /min 至 250°C /min 的速率升温到 1040°C至 1070°C，然后再以 100°C /min 至 250°C / min的速率降温。4.根据权利要求1所述的半导体器...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31