ＭＯＳ晶体管及其制作方法技术

一种ＭＯＳ晶体管及其制作方法。其中ＭＯＳ晶体管的制作方法，包括：提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源／漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源／漏极。本发明专利技术有效解决短沟道区的击穿电压，进而有效改善饱和电流的影响。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种MOS晶体管及其制作方法。
技术介绍
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶 体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。因此，在半导 体器件向高密度和小尺寸发展的过程中，金属-氧化物-半导体(MOS)器件是主要的驱动 力，工作电流和热载流子注入是设计中最为重要的两个参数。目前MOS晶体管的结构如图1所示，半导体衬底1上依次形成有栅极介电层2、栅 极3和金属硅化物层4，刻蚀后的栅极介电层2、栅极3和金属硅化物层4构成栅极结构；所 述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层，金 属硅化物层4为硅化钨。栅极结构两则的半导体衬底内形成有浅掺杂源漏极延伸区6 ；栅 极结构两侧具有间隙壁(spacer) 5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等； 在间隙壁5和栅极结构两侧的半导体衬底1内形成有源漏极6。传统设计通过控制栅氧化层厚度、控制阈值电压的离子注入、调节器件特征尺寸 或者调节源漏极延伸区的离子注入来改善电学参数，进而改善工作电流和崩溃电压。但是随着半导体器件尺寸的不断减小，采用上述方法对工作电流和崩溃电压的进 行改善时，这些参数不容易进行调谐。
技术实现思路
本专利技术解决的问题是提供一种MOS晶体管及其制作方法，防止无法对工作电流和 崩溃电压进行调节。本专利技术提供一种MOS晶体管的制作方法，包括提供带有栅极结构的半导体衬 底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以 栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区 (LDD)，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成 侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。可选的，形成所述氧化层的方法为热氧化法或快速热退火氧化法。可选的，所述氧化层的厚度为30埃 200埃，材料为二氧化硅。可选的，所述离子注入的角度为0度 90度。可选的，在离子注入之后，进行退火处理。可选的，所述MOS晶体管的源/漏极延伸区导电类型为η型，注入离子是η型离子。可选的，所述η型离子为磷离子或砷离子。可选的，所述MOS晶体管的源/漏极延伸区导电类型为ρ型，注入离子是ρ型离子。可选的，所述ρ型离子为硼离子。一种MOS晶体管，包括带有栅极结构的半导体衬底；包围栅极结构的氧化层；位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；位于栅极结构两侧半导体衬底之上 的侧墙；位于栅极结构和侧墙两侧半导体衬底中的源/漏极。所述氧化层的厚度为30埃 200埃，材料为二氧化硅。与现有技术相比，本专利技术具有以下优点在栅极结构侧壁形成氧化层，可以使得该 氧化层下面的沟道中形成一个高阻区(位于栅极氧化侧壁下面的沟道因为侧壁材质的改 变而无法有效反型)，进而降低了小尺寸MOS晶体管的短沟道效应，有效增加短沟道区的击 穿电压，以及由其引起的结漏电(jimctionleakage)，提高器件的性能。但是，用侧壁氧化层 提高击穿电压的方法是以牺牲一定的饱和电流为代价的，而且所有类型的器件必然同时受 到影响。对于那些需要维持饱和电流的器件，可以在栅极两侧的半导体衬底内进行离子注 入，形成浅掺杂源/漏极延伸区以取代原高阻区，所述离子注入的方向与垂直半导体衬底 表面方向之间有角度，使得离子可以入射到栅极氧化侧壁的下面；原栅极侧壁氧化层下面 的高阻区经离子注入后变成了源漏极的延伸区。附图说明图1是现有技术形成的MOS晶体管的示意图；图2是本专利技术形成MOS晶体管的具体实施方式流程图；图3至图6是本专利技术形成MOS晶体管的实施例示意图。具体实施例方式本专利技术形成MOS晶体管的流程如图2所示，执行步骤S101，提供带有栅极结构的半 导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；执行步骤S102，形成包围 栅极结构的氧化层；执行步骤S103，以栅极结构为掩模，在栅极两侧的半导体衬底内进行 离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向 之间有角度；执行步骤S104，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导 体衬底内形成源/漏极。在本实施方式中，对于需要提高击穿电压的器件，所述离子注入的方向与垂直半 导体衬底表面方向之间的角度为0度；对于需要保持原饱和电流的器件，所述离子注入的 方向与垂直半导体衬底表面方向之间的角度大于0度。基于上述实施方式形成的MOS晶体管包括带有栅极结构的半导体衬底；包围栅 极结构的氧化层；位于栅极结构两侧半导体衬底中的浅掺杂源漏极延伸区；位于栅极结构 两侧半导体衬底之上的侧墙；位于栅极结构和侧墙两侧半导体衬底中的源/漏极。下面结合附图对本专利技术的具体实施方式做详细的说明。图3至图6是本专利技术形成MOS晶体管的实施例示意图。如图3所示，在半导体衬 底200上形成栅极结构206。具体形成工艺如下提供半导体衬底200，所述半导体衬底200 可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构，所述隔离结构为浅沟槽 隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构之间为有源区，在有源区 的半导体衬底200中掺杂离子，形成掺杂阱，如果是形成PMOS晶体管，则在半导体衬底200 中掺杂η型离子，形成η掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂ρ 型离子，形成P掺杂阱。用热氧化法或化学气相沉积法在半导体衬底200上形成栅极介电层202，所述栅 极介电层202的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。接着用化学气相沉积法 在栅极介电层202上形成多晶硅层。用化学气相沉积法在多晶硅上金属硅化物层204，所 述金属硅化物层204的材料可以是硅化钨或硅化钴等。在金属硅化物层204上形成光刻胶 层，定义栅极图案；以光刻胶层为掩膜，刻蚀金属硅化物层204、多晶硅层及栅极介电层202 至露出半导体衬底200，形成由金属硅化物层204、栅极203和栅极介电层202构成的栅极 结构206 ；接着，灰化去除光刻胶层。如图4所示，在栅极结构206周围形成氧化层208。具体形成工艺如下用热氧化 法或快速热退火氧化法在半导体衬底200上及栅极结构206周围形成氧化层208，所述氧化 层208的材料是二氧化硅，氧化层208的厚度为30埃 200埃。本实施例中，在栅极结构206周围形成氧化层208，可以改变栅极的导电特性，使 得沟道无法有效反型而形成高阻区，从而有效解决短沟道区的击穿电压。如图5所示，由于在栅极结构206周围形成的氧化层208，会降低源/漏区和沟道 之间的反型能力，进而形成高阻区，此高阻区在改善短沟道效应并提高击穿电压的同时会 削弱饱和电流。因此，对于不击穿电压要求不高，但需要大的工作电流的器件，必须想办法 消除此高阻区的影响。本实施例中，采用带角度的离子注入为改善方法。a)在形成浅掺杂源漏极延伸区 的过程中，以栅极结构206为掩膜，在栅极结构206两侧的半导体衬底200内进行离子210 注入，形成浅掺杂源漏极延伸区209。然后，对半导体衬底200进行退火，使注入的离子210 扩散均勻本文档来自技高网...

【技术保护点】
一种ＭＯＳ晶体管的制作方法，其特征在于，包括：提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源／漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源／漏极。

【技术特征摘要】
一种MOS晶体管的制作方法，其特征在于，包括提供带有栅极结构的半导体衬底，所述栅极结构包含栅极介电层、栅极和金属硅化物层；形成包围栅极结构的氧化层；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成浅掺杂源/漏极延伸区，所述离子注入的方向与垂直半导体衬底表面方向之间有角度；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。2.根据权利要求1所述M0S晶体管的形成方法，其特征在于，形成所述氧化层的方法为 热氧化法或快速热退火氧化法。3.根据权利要求2所述M0S晶体管的形成方法，其特征在于，所述氧化层的厚度为30 埃 200埃，材料为二氧化硅。4.根据权利要求1所述M0S晶体管的形成方法，其特征在于，所述离子注入的角度为0 度 90度。5.根据权利要求1所述M0S晶体管的形成方法，其特征在于，在离子注入之后，进行退 火处理。6...

【专利技术属性】
技术研发人员：张艳红，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31