半导体元件制造技术

技术编号:4198065 阅读:194 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及一种半导体元件,至少包括:一基材具有一上表面,该基材由具有一第一晶格常数的一第一半导体材料所组成;一第一区至少包括形成在该基材中的一第一凹陷,且该第一凹陷填设有一第二半导体材料,该第二半导体材料具有一第二晶格常数;一第二区至少包括形成在该基材中的一第二凹陷,且该第二凹陷填设有该第二半导体材料;以及一隔离区,设于该第一区与该第二区之间,该隔离区具有一第一绝缘层与一第二绝缘层,该第一绝缘层延伸进入该基材中,该第二绝缘层位于该第一绝缘层上且延伸在该基材的上表面上。

【技术实现步骤摘要】

本专利技术大致上是有关于一种半导体元件,且特别是有关于一种应用应变通道晶体管以提升晶体管的性能的静态随机存储器(SRAM)元件与静态随机存 储器晶胞结构(cell structures)及其制造方法。
技术介绍
在集成电路(IC)中的复杂电子系统的整合趋势持续之下,对于储存软件程 序与处理的数据的高性能存储元件的需求渐增。身为一种可靠且经验证的科 技,静态随机存储器(Static Random Access Memory, SRAM)为应用在具有 系统单芯片(SOC)架构的集成电路中的高性能独立内存元件、或嵌入式内存元 件的自然选择(Instinctive Choice)。静态随机存储器与其它存储元件不同的优点 包括快速的存取速度、低能量耗损、高噪声容许度(Noise Margin)、以及与传 统制造过程具有工艺协调性。对于具有更高储存晶胞密度的静态随机存储器有 着不间断的追求,因此可储存更大量的数据。图1A是一种传统六晶体管的互补式金属氧化物半导体(CMOS)静态随机 存储器晶胞5的示意图。在静态随机存储器晶胞5中,第一反用换流器 (Inverter)2与第二反用换流器4交互耦合,其中第一反用换流器2至少包括第 一拉升P型金属氧化物半导体晶体管PI与第一拉降N型金属氧化物半导体晶 体管Nl ,且第二反用换流器4至少包括第二拉升P型金属氧化物半导体晶体 管P2与第二拉降N型金属氧化物半导体晶体管N2。每个晶体管的源极、漏 极与栅极分别以S 、 D、与G加以标示。第一拉升P型金属氧化物 半导体晶体管P1及第一拉降N型金属氧化物半导体晶体管N1的栅极电极与 第二拉升P型金属氧化物半导体晶体管P2及第二拉降N型金属氧化物半导体 晶体管N2的源极区组成第一储存节点A。第二拉升P型金属氧化物半导体晶 体管P2及第二拉降N型金属氧化物半导体晶体管N2的栅极电极与第一拉升 P型金属氧化物半导体晶体管Pl及第一拉降N型金属氧化物半导体晶体管Nl的源极区组成第二储存节点B。第一拉升P型金属氧化物半导体晶体管Pl及第二拉升P型金属氧化物半导体晶体管P2的漏极、与第一拉降N型金属氧化 物半导体晶体管Nl及第二拉降N型金属氧化物半导体晶体管N2的漏极分别 耦合至供应电压VDD与接地GND。在操作期间,通过先启动耦合于存取N型金属氧化物半导体晶体管N3与 N4的字符线WL,来将数据写入静态随机存储器晶胞5中。然后,将由位线 BL所运载的数字字符传送至储存节点B,且将位线瓦上的互补位传送至储存 节点A。此状态将获得维持,直至新数据应用在存取N型金属氧化物半导体 晶体管N3与N4上。由于空穴天性上具有低于电子的载子迁移率,因此为了在N型金属氧化 物半导体与P型金属氧化物半导体晶体管之间获得匹配的驱动电流,静态随机 存储器晶胞的P型金属氧化物半导体晶体管所占据的硅表面通常较N型金属 氧化物半导体晶体管大,而通常导致所需的对称元件电性特性。此情况可能会 降低持续縮减元件特征尺寸与增加静态随机存储器的存储晶胞密度(memory cell density)的速度。图IB是互补式金属氧化物半导体的静态随机存储器晶胞5的部分剖面 图,其中应用应变工程来提升静态随机存储器晶胞5中的拉升P型金属氧化物 半导体晶体管Pl与P2的性能。此可通过蚀刻凹陷至拉升P型金属氧化物半 导体晶体管P1与P2的源极/漏极区处的硅基材10中来达成。接着,选择性成 长放松的(Relaxed)锗化硅(SiGe)外延层(epitaxial layer) 12于拉升P型金属氧 化物半导体晶体管Pl与P2的源极S与漏极D中。由于锗化硅的晶格常数大 于硅,因此拉升P型金属氧化物半导体晶体管Pl与P2之间的通道C处于压 縮应力之下,导致拉升P型金属氧化物半导体晶体管Pl与P2的驱动电流获 得显着增加。然而,由于外延成长工艺期间,锗化硅外延层12的横向扩展, 因此来自拉升P型金属氧化物半导体晶体管Pl的漏极D的锗化硅与来自拉升 P型金属氧化物半导体晶体管P2的源极S的锗化硅可能会桥接隔离拉升P型 金属氧化物半导体晶体管Pl与P2的浅沟渠隔离(STI),因而使拉升P型金属 氧化物半导体晶体管Pl的漏极D与拉升P型金属氧化物半导体晶体管P2的 源极S电性短路。此一问题妨碍厚的锗化硅外延层的形成,而厚锗化硅外延层 一般可提供合适的电子特性,例如降低的接触电阻。此问题亦可能导致静态随机存储器晶胞的制造合格率的下降。
技术实现思路
利用本专利技术的较佳实施例,上述这些与其它问题大致上可获得解决与规 避,且大体上可达成技术优点,其中本专利技术的较佳实施例的一目的为提供一种 半导体元件,且此半导体元件至少包括一绝缘层设置在隔离相邻金属氧化物半 导体元件的浅沟渠隔离上。绝缘层从半导体基材的表面实质升高。此升高的(Elevated)绝缘层有利于具有所需厚度的外延源极/漏极区的形成,且可防止源 极/漏极外延层的横向扩展。此创新的元件结构可提升金属氧化物半导体晶体 管的性能、增进静态随机存储器晶胞的性能、以及提高整体静态随机存储器产 品的制造合格率。根据本专利技术的一较佳实施例,提出一种半导体元件,至少包括一半导体基 材具有一上表面,此基材由具有第一晶格常数的第一半导体材料所组成。半导 体元件亦至少包括第一凹陷与第二凹陷,其中第一凹陷与第二凹陷形成在基材 中且均填设有第二半导体材料。第二半导体材料具有第二晶格常数,第二晶格 常数不同于第一半导体材料的晶格常数。而且,第二半导体材料自半导体基材 的上表面抬升。半导体元件还至少包括一隔离区位于第一凹陷与第二凹陷之 间,此隔离区具有第一绝缘层与第二绝缘层,其中第一绝缘层延伸进入基材中, 第二绝缘层位于第一绝缘层上且延伸在基材的上表面上。根据本专利技术的另一较佳实施例,提出一种半导体元件,至少包括一半导体 基材,其中半导体基材是由具有第一晶格常数的第一半导体材料所组成,半导体基材具有一上表面。半导体元件亦至少包括一栅极电极位于半导体基材上。 半导体元件亦至少包括一第一隔离区位于半导体基材中,第一隔离区具有第一 绝缘层延伸进入半导体基材中、以及第二绝缘层位于第一绝缘层上,该二绝缘 层抬升于上表面之上。半导体元件亦至少包括一第二隔离区位于半导体基材 中,第二隔离区具有第三绝缘层延伸进入半导体基材中、以及第四绝缘层位于 第三绝缘层上,第四绝缘层抬升于上表面之上。半导体元件还至少包括一第一 主动区位于栅极电极与第一隔离区之间,第一主动区至少包括一第一部分延伸 进入半导体基材中、以及一第二部分抬升于上表面之上。半导体元件还至少包 括一第二主动区位于栅极电极与第二隔离区之间,第二主动区至少包括一第三6部分延伸进入半导体基材中、以及一第四部分抬升于上表面之上。每一第一主 动区与第二主动区至少包括具有第二晶格常数的第二半导体材料,且第二晶格 常数不同于第一半导体材料的第一晶格常数。本专利技术的优点为本专利技术的创新半导体元件结构可提升金氧半导体晶体管 的性能、增进静态随机存储晶胞的性能、以及提高整体静态随机存储产品的制 造合格率。本专利技术的其它优点为本专利技术的半导体元件可减少或最小化静态随机存储 晶胞中的N型金属氧化物半导体与P型金属氧化物半导体晶体管的尺寸,而 可进一步地縮减静态随机存储晶胞的本文档来自技高网
...

【技术保护点】
一种半导体元件,其特征在于,至少包括: 一基材,具有一上表面,该基材由具有一第一晶格常数的一第一半导体材料所组成; 一第一区,至少包括形成在该基材中的一第一凹陷,且该第一凹陷填设有一第二半导体材料,该第二半导体材料具有一第二晶格 常数; 一第二区,至少包括形成在该基材中的一第二凹陷,且该第二凹陷填设有该第二半导体材料;以及 一隔离区,设于该第一区与该第二区之间,该隔离区具有一第一绝缘层与一第二绝缘层,该第一绝缘层延伸进入该基材中,该第二绝缘层位于该第一绝 缘层上且延伸在该基材的上表面上。

【技术特征摘要】
US 2008-3-20 12/052,3891、一种半导体元件,其特征在于,至少包括一基材,具有一上表面,该基材由具有一第一晶格常数的一第一半导体材料所组成;一第一区,至少包括形成在该基材中的一第一凹陷,且该第一凹陷填设有一第二半导体材料,该第二半导体材料具有一第二晶格常数;一第二区,至少包括形成在该基材中的一第二凹陷,且该第二凹陷填设有该第二半导体材料;以及一隔离区,设于该第一区与该第二区之间,该隔离区具有一第一绝缘层与一第二绝缘层,该第一绝缘层延伸进入该基材中,该第二绝缘层位于该第一绝缘层上且延伸在该基材的上表面上。2、 根据权利要求1所述的半导体元件,其特征在于,该第一区为一第一 金属氧化物半导体晶体管的一源极/漏极区,且其中该第二区为一第二金属氧 化物半导体晶体管的一源极/漏极区。3、 根据权利要求2所述的半导体元件,其特征在于,每一该第一金属氧 化物半导体晶体管与该第二金属氧化物半导体晶体管是一 P型金属氧化物半 导体晶体管,其中该第二半导体材料的该第二晶格常数大于该第一半导体材料的该第一晶格常数。4、 根据权利要求3所述的半...

【专利技术属性】
技术研发人员:庄学理蔡宏智郑光茗梁孟松
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1