一种分栅型埋层浮栅式的非易失性存储单元及其制造方法技术

本发明专利技术提供一种分栅型埋层浮栅式的非易失性存储单元及其制造方法。包括半导体衬底、源区、漏区、沟道区、浮栅、源极和控制栅，浮栅在第一绝缘介质层之下，完全掩埋在半导体衬底中，浮栅与半导体衬底之间的第二绝缘介质层与第一绝缘介质层相连并将浮栅完全包围，浮栅和第二绝缘介质层位于源区和漏区之间，第二绝缘介质层远离漏区的一侧与源区接触，沟道区包括漏区到第二绝缘介质层之间沿半导体衬底表面的第一沟道区和沿第二绝缘介质层表面至源区的第二沟道区，浮栅与控制栅之间、浮栅与源极之间均有第一绝缘介质层，源极底部有水平突出的部分位于第一绝缘介质层的上方，与浮栅在垂直于半导体衬底表面的方向上有覆盖部分。

A separate gate type buried layer floating gate nonvolatile memory cell and method for manufacturing the same

The invention provides a separate gate type buried layer floating gate type nonvolatile memory unit and a manufacturing method thereof. Includes a semiconductor substrate, a source region, a drain region, a channel region, a floating gate, a source and a control gate, the floating gate in the first dielectric layer, completely buried in the semiconductor substrate, the semiconductor substrate between the floating gate and the second dielectric layer and the first dielectric layer is connected and completely surrounded by the floating gate, floating and the second gate dielectric layer is located between the source region and the drain region, the second side of the insulating dielectric layer from the drain region and the source region of the contact, the channel region includes a drain region to second insulation along the surface of the semiconductor substrate first channel region between the dielectric layer and the second channel along the second dielectric layer surface to the source region, and between the floating gate and a control gate and a floating gate source has the first dielectric layer, a source at the bottom level of the protruding part of the first insulating layer is located above the medium, and the floating gate in the direction perpendicular to the surface of the semiconductor substrate. To have a covering upward.

【技术实现步骤摘要】

本专利技术涉及半导体存储单元和制造半导体存储单元的方法，具体涉及一 种分栅型埋层浮栅式的非易失性存储单元及其制造方法。
技术介绍
非易失性存储器(Non-volatile Memory, NVM)指的是一种具有M0S晶 体管结构的存储单元，这种单元结构一般包括源区、漏区、沟道区、控制栅 和浮栅。浮栅结构是非易失性存储单元的MOS晶体管与普通MOS晶体管最主 要的区别，其在这种存储单元结构中起到存储电荷的作用，使得存储单元在 断电的情况下依然能够保持所存储的信息，从而4吏得这种存储器有非易失性 的特点。目前，浮栅结构一般采用叠栅或分栅结构，并且位于半导体衬底表 面之上，且在沟道区栅氧化层的上方。图1为对比文献美国专利 Self aligned method of forming a semiconductor array of non-volatile memory(美国专利号6706592)所提出的分栅结构的非易失性存储单元剖面 图。如图l所示，在半导体衬底100上，形成源区110、漏区115、沟道区 116、浮栅105、源极lll、控制栅114、介质氧化层104、隧道氧化层105、 绝缘间隔层107、间隔氧化层109、介质氧化层106和氧化层112，其中沟道 区116位于源区110和漏区115之间，并且沿半导体衬底的表面，源4及111 位于源区上方，与源区相连接，浮栅105为分栅结构，对称分布于源极lll 的两侧。6上述对比文献中分4册型的非易失性存储单元存在以下问题首先，由于该存储单元结构中分栅结构位于半导体衬底之上，随着存储 单元特征尺寸的不断缩小，MOS管的有效沟道长度也相应的减少，容易引起 单元中MOS晶体管的短沟道效应，使得单元中MOS晶体管的正常存储功能受 到破坏，甚至导致存储单元的失效。其次，由于浮栅结构位于半导体衬底之上，占用了存储单元纵向的体积， 虽然随着半导体制造工艺特征尺寸的不断缩小，器件的横向结构不断缩小， 但是纵向结构却很难缩小，不利于存储单元的集成化和小型化。再次，该存储结构为提高该存储单元的擦写效率，需要制作具有尖端结 构的浮栅，由于该尖端结构制作的步骤较多、工艺较复杂，从而增加了器件 制造难度。最后，随着浮栅尺寸的缩小，在其它条件不变的情况下，源极对浮栅的 电荷的耦合率会降低，从而影响非易失性存储单元编程能力，导致非易失性 存储单元性能下降。
技术实现思路
因此，针对以上问题做出了本专利技术，本专利技术要解决的技术问题在于，提 供一种分栅型埋层浮栅式的非易失性存储单元，其不仅制造工艺较简单，并 且可以有效缩小存储单元的结构尺寸，避免短沟道效应以及拥有更高的编程 效率。本专利技术提供了一种分栅型埋层浮栅式的非易失性存储单元结构。该非易 失性存储单元其包括半导体衬底；沟道区，位于互相分隔的源区和漏区之 间；浮栅，为分栅结构，对称分布于所述源区的两侧，并且由第一传导层形成；源极，由第二传导层和第三传导层形成，位于所述源区的上方，并且与 所述源区连接；控制栅，由第四传导层形成，位于所述半导体衬底的上方； 所述浮栅在第一绝缘介质层之下，并完全掩埋在所述半导体村底中；所述浮 栅与所述半导体衬底之间有第二绝缘介质层，所述第二绝缘介质层与所述第 一绝缘介质层相连，并且将所述浮栅完全包围，使得所述浮栅与所述半导体 衬底完全隔离；所述浮栅和所述第二绝缘介质层位于所述源区和所述漏区之 间，并且所述第二绝缘介质层远离所述漏区的一侧与所述源区接触；所述沟 道区包括所述漏区到所述第二绝缘介质层之间沿所述半导体衬底表面的第 一沟道区和沿所述第二绝缘介质层表面至所述源区的第二沟道区，所述第二 沟道区位于在所述半导体衬底内部；所述浮栅与所述控制4册之间有所述第一 绝缘介质层；所述浮栅与所述源极之间有所述第一绝缘介质层；所述源极底 部有沿所述半导体衬底表面水平突出的部分，并且所述突出部分位于所述浮 栅和所述第 一绝缘介质层的上方；所述源极底部的水平突出部分与所述浮棚-在垂直于所述半导体衬底表面的方向上有覆盖部分。本专利技术中，所述非易失性存储单元为分栅型的非易失性存储单元。所述 浮栅与所述控制栅之间有覆盖部分，所述覆盖部分所对应的所述第一绝缘介 质层为隧道氧化层。所述源极与所述浮栅之间有覆盖部分，所述覆盖部分所 对应的所述第一绝缘介质层为编程耦合氧化层。所述源极与所述控制栅之间 依次包含有间隔氧化层、偏移氧化层和所述隧道氧化层，并且所述间隔氧化 层、所述偏移氧化层和所述隧道氧化层依次排列。所述的第一传导层、第二 层传导层、第三层传导层和第四传导层均为多晶^^圭或掺杂多晶^ 圭层。所述的 第 一绝缘介质层和所述第二绝缘介质层均为氧化硅层。本专利技术的另外一个目的是提供一种上述分栅型埋层浮栅式的非易失性存储单元的制造方法。该制造方法，包括以下步骤1) 首先在半导体衬底上依次淀积一层垫氧化硅层和一层垫氮化珪层；2) 在氮化硅层上光刻图形化出沟槽图案，根据沟槽图案，同时定义出 有源区；3) 在沟槽中填充介质氧化物，用化学机械抛光的方法对衬底进行表面 平坦化；4) 去除氮化硅层，在半导体衬底的有源区上光刻出浮栅图案窗口，刻 蚀形成浮栅的浅槽结构；5) 在半导体衬底表面与浅槽内生长内衬氧化层，接着对浅槽填充多晶 硅层，并用化学机械抛光的方法进行表面平坦化，形成浮栅结构；6) 对半导体衬底以及浮栅表面形成氧化层；7) 在所生长的氧化层上依次淀积多晶硅薄层和氮化硅层；8 )在氮化硅层上形成源区光刻窗口 ，去除氮化硅层并保留多晶石圭薄层；9) 淀积氧化层，刻蚀所淀积氧化层至氮化硅层停止，形成側墙间隔氧 化层；10) 继续刻蚀暴露出来的多晶硅薄层及其以下的氧化层，直至衬底表面， 并进行源区自对准注入，形成源区；11) 淀积多晶硅，接着以氮化硅为阻挡层，用化学机械抛光的方法进行 平坦化，形成源极；12) 去除暴露出来的氮化硅层及其底下的多晶硅薄层，并在间隔氧化层 的側墙结构形成偏移氧化层；13) 淀积氧化层并淀积多晶硅层，刻蚀后形成控制4册结构；14) 利用常规工艺对器件进行布线和平坦化，形成最后的器件结构。所述两个分立的浮栅沟槽在一步光刻工艺中同时形成。所述有源区氧化.. 层与所述浮栅沟槽的内村氧化层同时形成。所形成的所述间隔氧化层、偏移 氧化层和隧道氧化层均在自对准工艺中形成。所述多晶硅薄层可以作为所述步骤9)中氮化硅层刻蚀时编程耦合氧化层的刻蚀掩膜。所述步骤IO)中， 所保留的多晶硅薄层在自对准工艺中形成。其中，本专利技术的分栅型埋层浮栅式的非易失性存储单元的一些关键结构 参数，如浮栅结构的沟槽宽度和深度、栅长、有效沟道长度、沟道掺杂浓度 和分布、源漏区的结深、间隔氧化层厚度、偏移氧化层厚度及隧道氧化层厚 度均可根据实际制作的要求对工艺参数进行调整，使得本专利技术更容易实现。 另外，该存储单元的制造过程中，充分考虑了自对准工艺方法的实现，并且 该存储单元的制造工艺与常规的半导体存储单元制造工艺完全兼容。本专利技术所提到的分栅型埋层浮栅结构，这种技术替代现有技术的浮栅结 构，有以下优点第一，由于掩埋浮栅结构在半导体村底里面的凹进作 用，加大了载流子在源区与漏区之间的运动距离，从而有利于增加沟道的有 效距离，避免了小尺寸下的MOS管的短沟道效应；本文档来自技高网...

【技术保护点】
一种分栅型埋层浮栅式的非易失性存储单元，其包括：　　半导体衬底；　　沟道区，位于互相分隔的源区和漏区之间；　　浮栅，为分栅结构，对称分布于所述源区的两侧，并且由第一传导层形成；　　源极，由第二传导层和第三传导层形成，位于所述源区的上方，并且与所述源区连接；　　控制栅，由第四传导层形成，位于所述半导体衬底的上方；　　其特征在于，　　所述浮栅在第一绝缘介质层之下，并完全掩埋在所述半导体衬底中；所述浮栅与所述半导体衬底之间有第二绝缘介质层，所述第二绝缘介质层与所述第一绝缘介质层相连，并且将所述浮栅完全包围，使得所述浮栅与所述半导体衬底完全隔离；　　所述浮栅和所述第二绝缘介质层位于所述源区和所述漏区之间，并且所述第二绝缘介质层远离所述漏区的一侧与所述源区接触；　　所述沟道区包括所述漏区到所述第二绝缘介质层之间沿所述半导体衬底表面的第一沟道区和沿所述第二绝缘介质层表面至所述源区的第二沟道区，所述第二沟道区位于在所述半导体衬底内部；　　所述浮栅与所述控制栅之间有所述第一绝缘介质层；　　所述浮栅与所述源极之间有所述第一绝缘介质层；　　所述源极底部有沿所述半导体衬底表面水平突出的部分，并且所述突出部分位于所述浮栅和所述第一绝缘介质层的上方；　　所述源极底部的水平突出部分与所述浮栅在垂直于所述半导体衬底表面的方向上有覆盖部分。...

【技术特征摘要】
1.一种分栅型埋层浮栅式的非易失性存储单元，其包括半导体衬底；沟道区，位于互相分隔的源区和漏区之间；浮栅，为分栅结构，对称分布于所述源区的两侧，并且由第一传导层形成；源极，由第二传导层和第三传导层形成，位于所述源区的上方，并且与所述源区连接；控制栅，由第四传导层形成，位于所述半导体衬底的上方；其特征在于，所述浮栅在第一绝缘介质层之下，并完全掩埋在所述半导体衬底中；所述浮栅与所述半导体衬底之间有第二绝缘介质层，所述第二绝缘介质层与所述第一绝缘介质层相连，并且将所述浮栅完全包围，使得所述浮栅与所述半导体衬底完全隔离；所述浮栅和所述第二绝缘介质层位于所述源区和所述漏区之间，并且所述第二绝缘介质层远离所述漏区的一侧与所述源区接触；所述沟道区包括所述漏区到所述第二绝缘介质层之间沿所述半导体衬底表面的第一沟道区和沿所述第二绝缘介质层表面至所述源区的第二沟道区，所述第二沟道区位于在所述半导体衬底内部；所述浮栅与所述控制栅之间有所述第一绝缘介质层；所述浮栅与所述源极之间有所述第一绝缘介质层；所述源极底部有沿所述半导体衬底表面水平突出的部分，并且所述突出部分位于所述浮栅和所述第一绝缘介质层的上方；所述源极底部的水平突出部分与所述浮栅在垂直于所述半导体衬底表面的方向上有覆盖部分。2. 根据权利要求1所述的非易失性存储单元，其特征在于，所述非易失 性存储单元为分栅型的非易失性存储单元。3. 根据权利要求1所述的非易失性存储单元，其特征在于，所述浮栅与 所述控制栅之间有覆盖部分，所述覆盖部分所对应的所述第一绝缘介质层为 隧道氧化层。4. 根据权利要求1所述的非易失性存储单元，其特征在于，所述源极与 所述浮栅之间有覆盖部分，所ii^盖部分所对应的所述第一绝缘介质层为编 程耦合氧化层。5. 根据权利要求1所述的非易失性存储单元，其特征在于，所述源极与 所述控制4册之间依次包含有间隔氧化层、偏移氧化层和所述隧道氧化层。6. 根据权利要求1所述的非易失性存储单元，其特征在于，所述的第一 传导层、第二层传导层、第三层传导层和第四传导层均为多晶硅或掺杂多晶 硅层。7. 根据权利要求1所述的非易失性存储单元，其特征在于，所述的第一 绝缘介质层和所述第...

【专利技术属性】
技术研发人员：江红，孔蔚然，李冰寒，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]