本发明专利技术公开了一种浮栅非挥发半导体存储器及其制备方法。所述浮栅非挥发半导体存储器包括半导体衬底、源极区域和漏极区域、隧道绝缘层、第一多晶硅层、阻挡绝缘层、第二多晶硅层和第一金属层。所述源极区域及漏极区域包括由肖特基结和Ｐ－Ｎ结混合形成的半导体结。本发明专利技术所述的浮栅非挥发半导体存储器的编程模式为源极区域热电子注入模式，具有热电子注入效率高、编程电压低、编程速度快、功耗低及源漏泄漏电流小等优点。
【技术实现步骤摘要】
本专利技术涉及，尤其涉及一种浮栅非挥发半导体存储器及其制造方法。
技术介绍
非挥发存储器由于具有低功耗、小体积、高密度、可重复擦写等特性，在移动通信、 数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛的应用，数据容量的急剧增 大对高密度、高速、低功耗及长寿命提出了更高要求非挥发存储器主要包括浮栅非挥发半导体存储器和电荷俘获非挥发半导体存储 器。多晶硅浮栅非挥发半导体存储器是利用多晶硅形成浮栅，并且电荷存储在浮栅中，是非 挥发半导体存储器的主流技术，已经占据了非挥发存储器大部分市场份额，成为发展最快 的非挥发半导体存储器。多晶硅浮栅非挥发半导体存储器芯片的发展按比例逐步缩小，基 本上遵循摩尔定律，即芯片的集成度以每18个月翻一番的速度增长。一般而言，多晶硅浮 栅非挥发性存储器的编程和擦除技术来源于沟道热电子发射与隧道效应。浮栅非挥发半导 体存储器器件的编程是通过沟道热电子发射在漏极附近完成的；而擦除则是通过隧道氧化 层的隧道效应来实现。一般多晶硅浮栅非挥发性存储器的源极及漏极同为P-N结。可是随着器件的尺寸越来越小，多晶硅浮栅非挥发存储器器件的沟道长度也相应 不断地缩短，随之而来的是技术上面临的挑战也越来越大。最主要的两大挑战是为了产 生充足的漏端热电子注入，需要较大的编程电压；高可靠性和良好的数据保持特性的要求 导致多晶硅浮栅非挥发存储器器件中多晶硅间绝缘介质层和隧道介质层的厚度不能缩小， 随着器件沟道长度的缩短，器件的短沟道效应也越来越严重，器件缩微越来越困难。源极及 漏极均为P-N结的结构导致热电子注入效率低，编程速度慢，功耗较大。最近有人提出一种 新的多晶硅浮栅非挥发存储器器件结构，其源极及漏极采用全肖特基结结构。当源极及漏 极采用全肖特基结结构时，多晶硅浮栅非挥发半导体存储器漏极方向二极管泄漏电流会增 大，并可能会造成器件可靠性降低低。
技术实现思路
针对上述浮栅非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编 程速度快、功耗较低及可靠性较高的浮栅非挥发半导体存储器及其制备方法。本专利技术提出的一种浮栅非挥发半导体存储器，其包括半导体衬底、源极区域、漏极 区域、依次形成在所述半导体衬底上的隧道绝缘层、第一多晶硅层、阻挡绝缘层和第二多晶 硅层，其特征在于所述源极区域和所述漏极区域均包括混合的半导体结，所述的混合半导 体结由肖特基结和P-N结混合组成。优选地，所述漏极区域及源极区域的肖特基结由金属硅化物与所述半导体衬底接 触形成。优选地，所述半导体衬底具有所述漏极区域及源极区域，所述P-N结是所述半导体衬底对应漏极及源极区域的部分掺杂之后与所述半导体衬底分别接触形成。优选地，所述金属硅化物和所述P-N结中的所述源极区域及漏极区域形成欧姆接 触。优选地，所述金属硅化物为硅化钛、硅化钴、硅化镍、硅化钼中任意一种或者其混 合物。优选地，所述浮栅非挥发半导体存储器进一步包括形成在所述第二多晶硅层上的 第一金属层，所述第一金属层是金属硅化钨层或者金属钨层。优选地，所述浮栅非挥发半导体存储器进一步包括形成在所述第一金属层上的硬 掩模层。优选地，所述浮栅非挥发半导体存储器进一步包括侧墙，所述半导体衬底上对应 所述漏极区域和所述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形成在 所述第一、第二开口内，并且分别位于所述隧道绝缘层至硬掩膜层的侧边。一种浮栅非挥发半导体存储器的制备方法，其包括以下步骤提供一半导体衬底，在所述半导体衬底上依次形成隧道绝缘层、第一多晶硅层、阻 挡绝缘层、第二多晶硅层、第一金属层及硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属 层、所述第二多晶硅层、所述阻挡绝缘层、所述第一多晶硅层及所述隧道绝缘层至半导体衬 底暴露为止，形成对应于所述源极区域的第一开口及对应于所述漏极区域的第二开口 ；形 成第一介质层，经刻蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第 一侧墙结构；在所述第一侧墙结构的掩蔽下向所述半导体衬底进行离子注入并退火，使所 述源极区域和漏极区域均形成P-N结；去除剩余的所述第一介质层，形成第二介质层，经刻 蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第二侧墙结构；淀积第 二金属层并退火，在所述源极区域和漏极区域形成金属硅化物，所述金属硅化物和所述半 导体衬底形成肖特基结并和所述P-N结中的所述源极区域及漏极区域形成欧姆接触。优选地，所述隧道绝缘层和阻挡绝缘层为二氧化硅层。优选地，所述第一金属层的材料为金属钨层或者硅化钨层优选地，所述第一介质层和第二介质层为二氧化硅层、氮化硅层或由两者组成的 混合层ο优选地，所述第二介质层的厚度小于所述第一介质层的厚度，且所述第一介质层 的厚度小于所述第一开口与所述第二开口的宽度一半中较小的一个。优选地，所述半导体衬底为硅衬底，所述第二金属层为镍、钴、钛、钼中的任意一种 或为它们组成的混合物。优选地，所述制造方法进一步包括去除未与所述半导体衬底反应的第二金属层。本专利技术所述混合结型源漏浮栅非挥发半导体存储器的源极区域和漏极区域是由 肖特基结和P-N结混合而形成的，采用源极热电子注入的编程方式，热电子注入效率高，功 耗低，编程电压低且编程速度快。由于源区和漏区的大部分区域和衬底之间形成P-N结，源 漏泄漏电流较小，且器件可靠性高。附图说明 图1是本专利技术所述浮栅非挥发半导体存储器截面示意图。图2是制备本专利技术所述浮栅非挥发半导体存储器工艺流程图。图3至图14是按顺序制备本专利技术所述浮栅非挥发半导体存储器工艺实例的衬底 截面示意图。具体实施例方式下面结合附图和具体工艺实例对本专利技术所述浮栅非挥发半导体存储器进行详细的描述。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在其后的 附图中，为了便于说明和观察本专利技术的工艺流程，放大或者缩小了不同层和区域的尺寸，所 以附图中所示大小不一定代表实际尺寸，也不反映尺寸的比例关系。附图是本专利技术的理想 化实施例的示意图，本专利技术所示的实施例不应该被认为仅限于图中所示区域的特定形状， 而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润 的特点，但在本专利技术实施例中，均以矩形表示，图中的表示是示意性的。附图1是本专利技术所述浮栅非挥发半导体存储器的截面示意图。该种浮栅存储器包 括半导体衬底201、源极区域500和漏极区域600、隧道绝缘层202、第一多晶硅层203、阻挡 绝缘层204、第二多晶硅层205、第一金属层206、硬掩膜层207及侧墙212。所述源极区域500及漏极区域600位于所述半导体衬底201上部。上述隧道绝缘 层202、第一多晶硅层203、阻挡绝缘层204、第二多晶硅层205、第一金属层206及硬掩膜层 207依次形成在半导体衬底201上除源极区域500和漏极区域600以外的区域。在上述半导体衬底201上对应源极区域500和漏极区域600的空间中分别形成第 一开口 300及第二开口 400。上述侧墙212形成在第一开口 300和第二开口 400内，并且 分别位于隧道绝缘层202至硬掩膜层207的侧边。上述漏极区域600包括一接触孔(未标 示)，其内填充有金属并和位线连接，上述栅电极205和上述第一金属层206 —起形成字线 (本文档来自技高网...
【技术保护点】
一种浮栅非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、第一多晶硅层、阻挡绝缘层和第二多晶硅层，其特征在于：所述源极区域和所述漏极区域均包括混合的半导体结，所述的混合半导体结由肖特基结和Ｐ－Ｎ结混合组成。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴东平，张世理，葛亮，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。