浮栅非挥发半导体存储器及其制造方法技术

本发明专利技术提供一种浮栅非挥发半导体存储器和制造方法。所述浮栅非挥发半导体存储器包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙。所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极区域对应的以外区域。所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线。所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上。所述漏极区域的半导体结为Ｐ－Ｎ结，所述源极区域的半导体结为金属半导体结。

【技术实现步骤摘要】

本专利技术涉及一种存储器，尤其涉及一种。
技术介绍
非挥发半导体存储器(Non-volatile memory)在移动通信、数据终端、多媒体、消 费类电子及国防电子装备等领域具有广泛的应用，数据容量的急剧增大对高密度、高速、低 功耗及长寿命提出了更高要求。 多晶硅浮栅非挥发半导体存储器是非挥发半导体存储器的主流技术，已经占据了 非挥发存储器大部分市场份额，成为发展最快的非挥发半导体存储器。多晶硅浮栅非挥 发半导体存储器芯片的发展按比例逐步縮小，基本上遵循摩尔定律，即芯片的集成度以每 18个月翻一番的速度增长。 一般而言，多晶硅浮栅非挥发性存储器的编程和擦除技术来 源于沟道热电子发射(ChannelHot-Electron Injection)与隧道效应(Fowler-Nordheim tu皿eling)。浮栅非挥发半导体存储器器件的编程(program)是通过沟道热电子发射在漏 极附近完成的；而擦除(erase)则是通过隧道氧化层的隧道效应来实现。 一般多晶硅浮栅 非挥发性存储器的源极及漏极同为P-N结。 可是随着器件的尺寸越来越小，所述多晶硅浮栅非挥发半导体存储器器件的沟道 长度也相应不断地縮短，随之而来的是技术上面临的挑战也越来越大。最主要的挑战是为 了产生充足的漏端热电子注入，编程电压很难被縮小，源极及漏极均为P-N结的结构导致 热电子注入效率低，编程速度慢，功耗较大。另外新提出的一种器件的结构为源极及漏极采 用全肖特基结结构，而源极及漏极采用全肖特基结结构的多晶硅浮栅非挥发半导体存储器 漏极方向二极管泄漏电流较大，会造成所述多晶硅浮栅非挥发半导体存储器可靠性低。
技术实现思路
针对上述浮栅非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编程速度快、功耗较低及可靠性较高的。 —种浮栅非挥发半导体存储器，其包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙。所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极对应的以外区域。所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线。所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上。所述漏极区域的半导体结为P-N结，所述源极区域的半导体结为金属半导体结。 优选地，所述浮栅非挥发半导体存储器编程方式采用所述源极区域热电子注入方 式。 优选地，所述源极区域的金属半导体结的金属用于构成金属硅化物，所述金属硅 化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。4 优选地，进一步包括一硬掩模层，所述硬掩模层位于所述保护层上。 优选地，所述第一绝缘层为二氧化硅层。优选地，所述第二绝缘层结构为氧化硅-氮化硅-氧化硅"三明治"的结构。 优选地，所述保护层的材料为硅化钛、硅化钨中任意一种。 优选地，所述硬掩模层为二氧化硅层或者氮化硅层。 优选地，所述侧墙材料为二氧化硅、氮化硅中任意一种或者二者的组合。 —种浮栅非挥发半导体存储器制造方法，包括以下步骤 提供一半导体衬底； 在所述半导体衬底上依次形成一第一绝缘层、一第一多晶硅层、一第二绝缘层及 一第二多晶硅层； 在所述第二多晶硅层上直接淀积形成一保护层； 形成所述保护层上的一硬掩模层； 依次刻蚀所述硬掩模层、所述保护层、所述第二多晶硅层、所述第二绝缘层、所述 第一多晶硅层及所述第一绝缘层，形成漏极、源极对应的开口 ，所述开口暴露出所述半导体 衬底； 沉积一第一介质层，刻蚀所述第一介质层并保留填充在所述源极对应开口位置的 第一介质层； 通过开口位置向半导体衬底中进行离子注入，形成漏极的P-N结； 去除剩余第一介质层，形成分别覆盖所述漏极、源极对应开口两侧壁的侧墙； 及沉积一金属层，进行退火工艺形成源极的金属半导体结。 优选地，形成所述源极的金属半导体结的步骤包括一退火工艺步骤，使得所述金 属层与所述半导体衬底反应形成金属硅化物层。 优选地，所述形成源极的金属半导体结的步骤包括去除未与所述衬底反应的金属 层的步骤。 优选地，所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。 优选地，形成所述漏极、源极对应开口采用的刻蚀方法为干法各向异性刻蚀，所述 漏极对应的开口宽度大于所述源极对应的开口宽度。 优选地，所述第一介质层的沉积厚度大于所述源极对应的开口宽度的一半并小于 所述漏极对应开口宽度的一半。 优选地，所述保护层的材料为硅化钛、硅化钨中任意一种。 本专利技术浮栅非挥发半导体存储器的漏极及源极为不对称的结构，漏极的半导体结 为P-N结，源极的半导体结为金属半导体结，即肖特基结，采用源极热电子注入的编程方 式，热电子注入效率高，功耗低，编程电压低且编程速度快。同时，其漏极方向二极管泄漏电 流较小。附图说明 图1是本专利技术浮栅非挥发半导体存储器结构截面示意图。图2是图1所示浮栅非挥发半导体存储器一较佳实施方式的制造方法流程图。 图3至图14是图1所示浮栅非挥发半导体存储器的制造方法的各主要步骤的示5。具体实施例方式请参阅图1，图1是本专利技术浮栅非挥发半导体存储器结构截面示意图。所述浮栅 存储器包括半导体衬底11、漏极12、源极13、第一绝缘层14、第一多晶硅层15、第二绝缘层 16、第二多晶硅层17、保护层18、硬掩模层19及侧墙20。 所述漏极12及源极13位于所述半导体衬底11上。所述第一绝缘层14沉积在所 述半导体衬底11的漏极12及源极13区域之外。所述第一多晶硅层15、第二绝缘层16、第 二多晶硅层17、保护层18及硬掩模层19依次设置在所述第一绝缘层14上，具体的说，所述 第一绝缘层14位于所述半导体衬底11与所述第一多晶硅层15之间，所述第二绝缘层16 位于所述第一多晶硅层15与所述第二多晶硅层17之间，所述保护层18沉积在所述第二多 晶硅层17上，而所述硬掩模层19沉积在所述保护层18表面。所述漏极12包括一接触孔 (未标示)，其内填充金属并和位线(bitline)连接，所述第二多晶硅层17和所述保护层18 共同形成字线(wordline)，由于所述保护层18电阻率比所述第二多晶硅层17低，所以所述 字线主要由所述保护层18形成。所述侧墙20位于所述字线两侧。 请参阅图2至图14，图2是所述浮栅非挥发半导体存储器的制造方法一较佳实施方式流程图。图3至图14是本专利技术浮栅非挥发半导体存储器的制造方法的各主要步骤的示意图。具体步骤如下 —、形成栅极结构 步骤Sl，提供一半导体衬底； 请参阅图3，提供一半导体衬底ll，其可以是P型半导体衬底。 步骤S2，形成栅极结构； 如图4所示，在所述半导体衬底11上依次沉积一第一绝缘层14、一第一多晶硅层 15、一第二绝缘层16及一第二多晶硅层17。 所述第一绝缘层14为一隧道介质层(tunneling dielectric)，优选为氧化物层， 例如二氧化硅层。通过FN(Fowler-Nordheim)隧穿现象，所述第一绝缘层14可将电子从所 述第一绝缘层14之下限定的沟道传输至所述第一绝缘层14之上形成的第一多晶硅层15 中。 所述第一多晶硅层15位于所述第一绝缘层14上，以形成电本文档来自技高网...

【技术保护点】
一种浮栅非挥发半导体存储器，其包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙，所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极区域对应的以外区域，所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线，所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上，其特征在于：所述漏极区域的半导体结为Ｐ－Ｎ结，所述源极区域的半导体结为金属半导体结。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴东平，张世理，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]