非易失性存储器件及其制造方法技术

本发明专利技术公开了一种非易失性存储器件及其制造方法。提供了具有垂直折叠结构的非易失性存储器件和制造该非易失性存储器件的方法。半导体结构包括基本上垂直的第一部分和第二部分。多个存储单元沿半导体结构的第一部分和第二部分布置并串联连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体地，涉及一种非易失性存储 器件。
技术介绍
电子设备的尺寸正在减小，但要求同时进行大容量数据处理。相应地，在电子设备 中使用的非易失性存储器件在体积上减小。从而，可以认为在电子设备中会使用具有垂直 结构而不是平面结构的非易失性存储器件。然而，制造具有垂直结构的非易失性存储器件是复杂的，从而其价格竞争力和可 靠性会降低。
技术实现思路
至少一个示例性实施例包括具有增大的可靠性和经济效益的非易失性存储器件 以及制造该非易失性存储器件的方法。根据一个或多个示例性实施例，非易失性存储器件包括衬底；在衬底上的半导 体结构，该半导体结构包括基本上垂直的第一部分和第二部分。多个存储单元沿半导体结 构的第一部分和第二部分彼此分离地布置且彼此串联连接。非易失性存储器件还可以包括设置在半导体结构的第一部分和第二部分之间的 掩埋绝缘层，多个存储单元设置在半导体结构的在掩埋绝缘层的相反侧的第一部分和第二 部分上。非易失性存储器件还可以包括形成在多个存储单元之间的多个层间绝缘层。半导 体结构还可以包括在所述多个层间绝缘层的最上部上从第一部分和第二部分的上端延伸 的第一顶部(peak portion)和第二顶部。非易失性存储器件还可以包括在半导体结构的第一顶部上的串选择晶体管和在 半导体结构的第二顶部上的接地选择晶体管。多个存储单元可以具有垂直沟道结构，该垂直沟道结构沿半导体结构的第一部分 和第二部分延伸，并且串选择晶体管和接地选择晶体管可以包括平面沟道结构，该平面沟 道结构沿半导体结构的第一顶部和第二顶部延伸。根据至少一个示例性实施例，一种制造非易失性存储器件的方法包括在衬底上 形成半导体结构，半导体结构包括垂直的第一部分和第二部分；以及形成多个存储单元，该 多个存储单元沿半导体结构的第一部分和第二部分分离地布置且彼此串联连接。多个层间绝缘层和多个牺牲层可以交替地堆叠在衬底上，并且至少一个沟槽通过 蚀刻多个层间绝缘层和多个牺牲层而形成。非晶半导体层可以形成在至少一个沟槽的内表 面上。此外，半导体结构可以通过晶化非晶半导体层而形成。非晶半导体层可以通过电子束退火而晶化。附图说明从以下结合附图的对示例性实施例的描述，各个方面将变得明显并更易于理解， 附图中图1是示出根据示例性实施例的非易失性存储器件的截面图；图2是示出根据示例性实施例的图1的非易失性存储器件的电路图；图3到图12是示出制造根据示例性实施例的非易失性存储器件的方法的截面图；图13是示出电子束提取设备的示例性实施例的示意图，该电子束提取设备在非 易失性存储器件的制造方法的图10中示出的操作中使用； 图14是示出根据示例性实施例的非易失性存储器的框图；图15是示出根据示例性实施例的存储卡的示意图；以及图16是示出根据示例性实施例的电子系统的框图。具体实施例方式现在参照附图更全面地描述示例性实施例。可以实施许多替代的形式，示例性实 施例不应被解释为限于这里阐述的示例性实施例。在附图中，为了清楚起见，层和区域的厚 度可以被夸大，并且相同的附图标记指代相同的元件。应当理解，尽管这里可以使用术语第一、第二等描述各个元件，但是这些元件不应 受限于这些术语。这些术语仅用于将一个元件与另一元件区别开。例如，第一元件可以被 称为第二元件，类似地，第二元件可以被称为第一元件，而不背离示例性实施例的范围。如 此处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。应当理解，当称一元件“连接到”或“耦接到”另一元件时，它可以直接连接或耦接 到另一元件上，或者还可以存在插入的元件。相反，当称一元件“直接连接到”或“直接耦接 至IJ”另一元件时，不存在插入的元件。用于描述元件之间关系的其它措辞应当以类似的方式 解释(例如，“在…之间”与“直接在…之间”，“与…相邻”与“直接与…相邻”等)。这里所用的术语仅仅是为了描述特定实施例，并非要限制示例实施例。如此处所 用的，除非上下文另有明确表述，否则单数形式均同时旨在包括复数形式。还应当理解，术 语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件 和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其 组合的存在或增加。这里可以使用诸如“在…之下”、“在…下面”、“下(lower)”、“在…之 上”、“上(upper) ”等空间相对性术语以描述如附图所示的一个元件或特征与另一个元件或 特征之间的关系。应当理解，空间相对性术语是用来概括除附图所示取向之外的使用或操 作中的器件的不同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其它元件或 特征“之下”或“下面”的元件将会在其它元件或特征的“上方”。这样，示范性术语“在…下 面”就能够涵盖之上和之下两种取向。器件可以采取其它取向(旋转90度或在其它取向观 察或参照)，此处所用的空间相对性描述符做相应解释。还应当注意，在一些备选实施方式中，所提及的功能/操作可以不按照附图中所 提及的次序发生。例如取决于所涉及的功能/操作，连续示出的两个附图可以实际上基本 同时地执行，或者有时可以按相反的顺序执行。图1是示出根据示例性实施例的非易失性存储器件的截面图，图2是示出根据示例性实施例的图1的非易失性存储器件的电路图。参照图1，可以提供衬底105。衬底105可以包括半导体材料，诸如IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。IV族半导体的示例包括硅、锗和锗硅。衬 底105可以是体晶片或外延层。至少一个半导体结构130a可以形成为具有在衬底105上垂直延伸的折叠结构 (folding structure)。例如，半导体结构130a可以包括底部31、第一部分32、第二部分33、 第一顶部34和第二顶部35。底部31设置在衬底105上，第一部分32和第二部分33可以 从底部31的两个端部在衬底105上方垂直延伸。掩埋绝缘层132可以形成在底部31上以 填充第一部分32与第二部分33之间的空间。第一顶部34可以从第一部分32的上端基本水平地延伸，第二顶部35可以从第二 部分33的上端基本水平地延伸。第一顶部34和第二顶部35可以分别远离第一部分32和 第二部分33延伸。如图2所示，第一顶部34和第二顶部35可以分别连接到位线BL和公 共源极线CSL。多个控制栅极电极165可以沿第一部分32和第二部分33彼此分离地设置。例如， 控制栅极电极165可以对称地布置在第一部分32和第二部分33的与设置掩埋绝缘层132 的地方相反的侧面上。控制栅极电极165的数目可以根据非易失性存储器件的容量而适当 选择，不限于图1所示的控制栅极电极165的数目。多个存储介质150可以设置在控制栅极电极165与第一部分32和第二部分33之 间。多个存储介质150中的每个可以包括隧穿绝缘层142，在第一部分32和第二部分33 上；电荷存储层144，在隧穿绝缘层142上；以及阻挡绝缘层146，在电荷存储层144上。多个层间绝缘层115可以设置在堆叠的控制栅极电极165之间。此外，多个存储 介质150中的每个可以在多个控制栅极电极165中相应的一个与多个层间绝缘层115中的 一个之间。第一顶部34和第二顶本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：衬底；在所述衬底上的半导体结构，所述半导体结构包括第一部分和第二部分以及底部，所述第一部分和所述第二部分基本上垂直且彼此面对，所述底部连接所述第一部分和所述第二部分；以及多个存储单元，串联连接且沿所述半导体结构的所述第一部分和所述第二部分布置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李正贤，金荣一，李昌洙，马东俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]