一种垂直双扩散MOS晶体管测试结构制造技术

技术编号:4170042 阅读:199 留言:0更新日期:2012-04-11 18:40
一种垂直双扩散MOS晶体管测试结构,属于半导体技术领域,包括半导体衬底、外延层、第一、第二源掺杂区、沟道区、夹层电介质层,覆盖在半导体衬底上表面用于引出两源电极和栅极的金属层以及覆盖半导体衬底底面的背金属层。其中,位于源掺杂区下方的沟道区相互隔开,形成双沟道,位于外延层表面的源电极相互断开,分别用作测试用源电极和测试用漏电极。通过测试用源电极与测试用漏电极作为输出电极进行测试,有效实现对垂直双扩散MOS晶体管实际参数的监控,并克服研磨后表征的困难,统一测试程序,从而进一步降低维护、开发成本,提高产品测试、反馈的效率。

Vertical double diffused MOS transistor test structure

A vertical double diffused MOS transistor test structure, belonging to the technical field of semiconductors, including a semiconductor substrate and epitaxial layer, the first and the second source doped region, channel region, interlayer dielectric layer covering on a semiconductor substrate surface for metal layer leads to the two source electrode and the grid electrode and the bottom surface of the semiconductor substrate covering metal layer. Among them, the source doping area located below the channel region is separated from the formation of double channel, the source electrode is located on the surface of the epitaxial layer are disconnected from each other, were used to test for the source electrode and the drain electrode test. By testing the source electrode and the drain electrode as the output electrode test test, effective monitoring of the vertical double diffused MOS transistor parameters, and overcome the difficulties of characterization after grinding, unified testing procedures, to further reduce maintenance and development costs, improve the efficiency of product testing and feedback.

【技术实现步骤摘要】

本专利技术涉及晶体管器件的测试结构,具体涉及一种适用于垂直双扩散 MOS晶体管的测试结构,属于半导体

技术介绍
在半导体集成电路中,以双扩散MOS晶体管为基础的电路,简称 DMOS,利用两种杂质原子的侧向扩皿度差,形成自对准的亚微米沟道, 可以达到很高的工作频率和速度。与普通MOS晶体管相比,DMOS在结构上有两个主要区别 一是将P 型、N型杂质通过同一氧化层窗口顺次扩散,形成很短的沟道;二是在沟道 与漏区之间加入一个轻掺杂的N-漂移区,其掺杂浓度远小于沟道区。这个区 承受大部分所加的漏电压,从而使短沟道效应减弱,提高漏击穿电压,从而 实现短沟道与高击穿电压结合而得到的 一 系列优点。DMOS晶体管又可分为4黄向DMOS晶体管(简称LDMOS )和垂直DMOS 晶体管(VDMOS)两种。其中,垂直DMOS晶体管由于其良好的性能和高 集成度,在半导体集成电路领域中得到越来越多的应用。图l为垂直DMOS晶体管(简称VDMOS)结构示意图。如图l所示, VDMOS在N硅衬底110上生长一层N外延层120,电子由N^原掺杂区104 流经沟道105后改为垂直方向由衬底110流出。因本文档来自技高网...

【技术保护点】
一种垂直双扩散MOS晶体管测试结构,包括:第一导电类型的半导体衬底,位于半导体衬底上表面的第一导电类型的外延层,位于外延层表面的第一导电类型的第一源掺杂区和第二源掺杂区,位于所述第一源掺杂区下方的第二导电类型的第一源沟道区和位于所述第二源掺杂区下方的第二导电类型的第二源沟道区,覆盖栅极表面的夹层电介质层,覆盖在外延层表面用于引出第一源电极和第二源电极的金属层以及覆盖半导体衬底底面、用于引出漏电极的背金属层,其特征在于,所述第一源电极和所述第二源电极相互断开,所述第一源沟道区和所述第二源沟道区相互隔开。

【技术特征摘要】
1.一种垂直双扩散MOS晶体管测试结构,包括第一导电类型的半导体衬底,位于半导体衬底上表面的第一导电类型的外延层,位于外延层表面的第一导电类型的第一源掺杂区和第二源掺杂区,位于所述第一源掺杂区下方的第二导电类型的第一源沟道区和位于所述第二源掺杂区下方的第二导电类型的第二源沟道区,覆盖栅极表面的夹层电介质层,覆盖在外延层表面用于引出第一源电极和第二源电极的金属层以及覆盖半导体衬底底面、用于引出漏电极的背金属层,其特征在于,所述第一源电极和所述第二源电极相互断开,所述第一源沟道区和所述第二源沟道区相互隔开。2. 根据权利要求l所述的垂直双扩散MOS晶体管测试结构,其特征在于, 所述第一源掺杂区和第二源掺杂区均通过离子注入方法实现。3. 根据权利要求1所述的垂直双扩散MOS晶体管测试结构,其特征在于, 所述第一源沟道区和第二源沟道区通过离子注入方法实现。4. 根据权利要求3所述的垂直双扩散MOS晶体管测试结构,其特征在于, 所述第一源沟道区位于栅极下方的部分为第一源扩散沟道,其长度为 lfim 3(im。5. 根据权利要求3所述的垂直双扩散MOS晶体管测试结构,其特征在于, 所述第二源沟道区位于栅极下方的部分为第二源扩散沟道,其长度为6. 根据权利要求1或4或5所述的垂直双扩散MOS晶体管测试结构,其特...

【专利技术属性】
技术研发人员:克里丝刘宪周
申请(专利权)人:上海宏力半导体制造有限公司
类型:发明
国别省市:31[中国|上海]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1