一种垂直双扩散ＭＯＳ晶体管测试结构制造技术

一种垂直双扩散ＭＯＳ晶体管测试结构，属于半导体技术领域，包括半导体衬底、外延层、源掺杂区、漏掺杂区、沟道区、夹层电介质层，覆盖在半导体衬底上表面用于引出源电极和漏电极的金属层以及覆盖半导体衬底底面的背金属层。其中，位于源掺杂区和漏掺杂区下方的沟道区部分重叠，形成合并沟道，覆盖在外延层表面用于引出漏电极的金属层所引出的电极为测试用漏电极，覆盖半导体衬底底面的背金属层引出的才是该垂直扩散ＭＯＳ晶体管真正的漏电极。通过测试用漏电极与源电极作为输出电极进行测试，有效实现对垂直双扩散ＭＯＳ晶体管实际参数的监控，并克服研磨后表征的困难，统一测试程序，从而进一步降低维护、开发成本，提高产品测试、反馈的效率。

Vertical double diffused MOS transistor test structure

A vertical double diffused MOS transistor test structure, belonging to the technical field of semiconductors, including a semiconductor substrate, epitaxial layer, source drain doping region, doped region, channel region, interlayer dielectric layer covering on a semiconductor substrate surface for metal layer leads to the source electrode and the drain electrode and the bottom surface of the semiconductor substrate covering metal layer. Which part is located below the source region and the drain region doped doped channel region formed with overlapping channel, covering the surface of the epitaxial layer for electrode metal layer drain electrode leads to test the drain electrode, the bottom surface of the semiconductor substrate covering the back metal layer leads to is true of the vertical diffusion drain electrode MOS transistor. By testing a drain electrode and a source electrode as the output electrode test, effective monitoring of the vertical double diffused MOS transistor parameters, and overcome the difficulties of characterization after grinding, unified testing procedures, to further reduce maintenance and development costs, improve the efficiency of product testing and feedback.

【技术实现步骤摘要】

本专利技术涉及晶体管器件的测试结构，具体涉及一种适用于垂直双扩散 MOS晶体管的测试结构，属于半导体

技术介绍
在半导体集成电路中，以双扩散MOS晶体管为基础的电路，简称 DMOS，利用两种杂质原子的侧向扩撒速度差，形成自对准的亚微米沟道， 可以达到很高的工作频率和速度。与普通MOS晶体管相比，DMOS在结构上有两个主要区别 一是将P 型、N型杂质通过同一氧化层窗口顺次扩散，形成很短的沟道；二是在沟道 与漏区之间加入一个轻掺杂的N—漂移区，其掺杂浓度远小于沟道区。这个区 承受大部分所加的漏电压，从而使短沟道效应减弱，提高漏击穿电压，从而 实现短沟道与高击穿电压结合而得到的一 系列优点。 DMOS晶体管又可分为横向DMOS晶体管(简称LDMOS )和垂直DMOS 晶体管(VDMOS)两种。其中，垂直DMOS晶体管由于其良好的性能和高 集成度，在半导体集成电路领域中得到越来越多的应用。图1为垂直DMOS晶体管(筒称VDMOS)结构示意图。如图1所示， VDMOS在N硅衬底110上生长一层N—外延层120,电子由N^原掺杂区104 流经沟道105后改为垂直方向由衬底110流出。本文档来自技高网...

【技术保护点】
一种垂直双扩散ＭＯＳ晶体管测试结构，包括：第一导电类型的半导体衬底，位于半导体衬底上表面的第一导电类型的外延层，位于外延层表面的第一导电类型的源掺杂区和第一导电类型的漏掺杂区，位于所述源掺杂区下方的第二导电类型的源沟道区和位于所述漏掺杂区下方的第二导电类型的漏沟道区，覆盖栅极表面的夹层电介质层，覆盖在外延层表面用于引出源电极和漏电极的金属层以及覆盖半导体衬底底面的背金属层，其特征在于，所述源沟道区和所述漏沟道区部分重叠，形成合并沟道。

【技术特征摘要】
1.一种垂直双扩散MOS晶体管测试结构，包括第一导电类型的半导体衬底，位于半导体衬底上表面的第一导电类型的外延层，位于外延层表面的第一导电类型的源掺杂区和第一导电类型的漏掺杂区，位于所述源掺杂区下方的第二导电类型的源沟道区和位于所述漏掺杂区下方的第二导电类型的漏沟道区，覆盖栅极表面的夹层电介质层，覆盖在外延层表面用于引出源电极和漏电极的金属层以及覆盖半导体衬底底面的背金属层，其特征在于，所述源沟道区和所述漏沟道区部分重叠，形成合并沟道。2. 根据权利要求1所述的垂直双扩散MOS晶体管测试结构，其特征在于， 所述覆盖在外延层表面用于引出漏电极的金属层所引出的电极为测试用 漏电极。3. 根据权利要求l所述的垂直双扩散MOS晶体管测试结构，其特征在于，所述覆盖半导体衬底底面的背金属层所引出的电极为垂直扩散MOS晶 体管真正的漏电极。4. 根据权利要求1所述的垂直双扩散MOS晶体管测试结构，其特征在于， 所述源掺杂区和漏掺杂区均通过离子注入方法实现。5. 根据权利要求l所述的垂直双扩散MOS晶体管测试结构，其特征在于， 所述源沟道区和漏沟道区通过离子注入方法实现。6. 根据权利要求5所述的垂直双扩散MOS晶体管测试结构，其特征在于， 所述源沟道区位于栅极下方的部分为源扩散沟道，其长度为lnm 3nm。7. 根据权利要求5所述的垂直双扩...

【专利技术属性】
技术研发人员：刘宪周，克里丝，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]