具凹穴结构的封装基板及其制作方法技术

本发明专利技术公开了一种具凹穴结构的封装基板及其制作方法。该封装基板的制作方法包含有：提供包层板，其包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路；线路图案化第二金属层，形成第二图案化线路；移除掉金属块体，形成凹穴结构；以及去除位于凹穴结构内的中间层。

【技术实现步骤摘要】

本专利技术涉及一种封装基板及其制作方法，特别是涉及一种具凹穴结构的封装基板 及其制作方法。
技术介绍
近年来，三维立体(3D)构装的快速发展，除大幅缩小存储器在电路板上所占的面 积，同时提升电子产品缩小后的使用效率之外，更能将不同功能的芯片整合在同一构装模 块，达到系统封装(System in Package, SiP)的高效益。其中，层叠式封装结构(PoP)即属 于三维立体构装的一种类型，举例来说，层叠式封装结构可透过将高容量的存储器及复杂 的处理器整合在一起，大幅地减少高阶手机的电路板空间。图1绘示的是传统层叠式封装结构的剖面结构示意图。如图1所示，传统层叠式 封装结构1包含有第一封装体2以及层叠在第一封装体2之上的第二封装体3。第一封装 体2包括设于第一基板22上的第一芯片20，第一芯片20通过接合导线(bond wire) 26，如 金线，与第一基板22构成电性连接，第一芯片20与接合导线26被模塑材料24包覆住。第 二封装体3包括设于第二基板32上的第二芯片30，第二芯片30通过接合导线36与第二 基板32构成电性连接，第一芯片30与接合导线36同样被模塑材料34包覆住。第二封装 体3的第二基板32通过锡球40与第一封装体2的第一基板22构成电性连接，通常，在第 一基板22与第二基板32之间会填入底胶42，以免锡球40受到外力破坏。上述传统层叠式封装结构至少包括以下的缺点(1)锡球40的大小受限于第一基 板22与第二基板32之间的距离。锡球40的高度必须超过模塑材料24的高度，以确保第 一基板22与第二基板32之间的电性连接，因而无法进一步缩小锡球节距(pitch)，导致锡 球40的数目以及输出输入接脚(I/O)数难以提升；(2)第一基板22与第二基板32的热膨 胀系数(CTE)不同导致锡球40可能受到不同程度的应力，影响到封装体的可靠度；(3)锡 球40的共面性控制不易，使得封装工艺的余欲度(process window)较小；(4)需额外进行 第一基板22与第二基板32之间的灌胶步骤；(5)堆叠体积较大。
技术实现思路
本专利技术的主要目的在提供一种改良的封装基板、层叠式封装体及其制作方法，以 解决并克服
技术介绍
的不足及缺点。根据本专利技术的优选实施例，本专利技术提供一种封装基板的制作方法，包含有提供包层板，包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间； 蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第一铜箔基板 压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一 图案化线路；线路图案化第二金属层，形成第二图案化线路；移除掉金属块体，形成凹穴结 构；以及去除位于凹穴结构内的中间层。根据本专利技术的另一优选实施例，本专利技术提供一种半导体封装体的制作方法，包含有提供包层板，包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第 一铜箔基板压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层， 形成第一图案化线路；线路图案化第二金属层，形成第二图案化线路，其中第二图案化线路 包含连接金属块体的多个倒装接垫；移除掉金属块体，形成凹穴结构；去除位于凹穴结构 内的中间层；在凹穴结构内置入倒装芯片，其有源面朝下，通过锡球与相对应的倒装接垫电 连接；以及将填充材料填入凹穴结构内，密封住倒装芯片。根据本专利技术的又另一优选实施例，本专利技术提供一种具凹穴结构的封装基板，包含 有第一绝缘层；凹穴结构，位于第一绝缘层中；第一图案化线路，位于第一绝缘层的一面 上；第二图案化线路，相对于第一图案化线路而位于第一绝缘层的另一面上，其中第二图案 化线路包含有多个倒装接垫，位于凹穴结构的底部；以及多个第一导电通孔，位于第一绝缘 层中，用来电连接第一图案化线路与第二图案化线路。其中第二图案化线路为双层金属结 构。为了能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说 明与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明图1绘示的是传统层叠式封装结构的剖面结构示意图。图2至图13为依据本专利技术优选实施例所绘示的层叠式封装结构的制作方法。附图标记说明1:层叠式封装结构2:第一封装体3 第二封装体20 第一芯片22:第一基板24、34:模塑材料26、36:接合导线30:第二芯片32 第二基板40、402、602 锡球42:底胶100:包层板102:中间层104:第一金属层104a 金属块体106 第二金属层106a:第二图案化线路106b 倒装接垫110:第一铜箔基板112:第一绝缘层114:第一铜箔层114a:第一图案化线路120:第一导电通孔130:第二铜箔基板132 第二绝缘层134 第二铜箔层134a:第三图案化线路135、150a、160a 开孔138:第二导电通孔14:第三铜箔基板142 第三绝缘层144 第三铜箔层144a:第四图案化线路148 第三导电通孔150、160:防焊层170 镍金层180:凹穴结构200、610 基板200a、300a 第一面200b、300b 第二面300:四层基板400:倒装芯片400a 有源面410 填充材料500 封装体600:IC封装体700 芯片710 模封材料具体实施例方式请参阅图2至图13，其为依据本专利技术优选实施例所绘示的层叠式封装结构的制作方法。首先，如图2所示，提供包层板100，例如，铜-镍-铜(Cu-Ni-Cu)复合金属基材、 铜-铝-铜(Cu-Al-Cu)复合金属基材或者铜箔基板(copper cladlaminate, CCL)。包层 板100包括中间层102、第一金属层104以及第二金属层106。第一金属层104设于中间层 102的第一面上，第二金属层106设于中间层102的相反于第一面的第二面上。第一金属层 104优选为铜金属，其厚度例如，约为30微米至150微米之间，且大于第二金属层106的厚 度，第二金属层106优选为铜金属，其厚度约为1微米至50微米之间。若包层板100为铜 箔基板，则其中间层102可以为玻纤布、环氧树脂或热固性树脂等。如图3所示，进行光刻工艺及蚀刻工艺，蚀刻掉部分的第一金属层104，以形成金 属块体104a。前述的光刻工艺及蚀刻工艺包括在第一金属层104形成光致抗蚀剂图案(图 未示)，定义出欲形成金属块体的范围及形状，然后再以湿蚀刻法或干蚀刻法蚀刻掉未被光 致抗蚀剂图案覆盖住的第一金属层104，直到暴露出中间层102。根据本专利技术的优选实施 例，金属块体104a的长X宽尺寸大小约介于0. 5mmX0. 5mm至IOmmX IOmm之间。此外，根 据本专利技术的另一优选实施例，也可以将中间层102蚀刻掉，仅留下位于金属块体104a正下 方的部分中间层102。如图4所示，在形成金属块体104a之后，将包层板100与单面铜的第一铜箔基板 110压合成基板200，其中，第一铜箔基板110包括第一绝缘层112，例如，prepreg,以及第 一铜箔层114。此时，基板200的第一面200a有第一铜箔层114，第二面200b有第二金属 层 106。如图5所示本文档来自技高网...

【技术保护点】
一种封装基板的制作方法，包含有：提供包层板，包含第一金属层、第二金属层及中间层，该中间层介于该第一金属层及该第二金属层之间；蚀刻部分的该第一金属层，暴露出部分的该中间层并形成金属块体；将该包层板与第一铜箔基板压合，该第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化该第一铜箔层，形成第一图案化线路；线路图案化该第二金属层，形成第二图案化线路；移除掉该金属块体，形成凹穴结构；以及去除位于该凹穴结构内的该中间层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈国庆，陈宗源，简证滨，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]