探针卡及其组装方法技术

本发明专利技术公开一种探针卡及其组装方法，该探针卡适用于同时对多个半导体装置进行晶片级测试。上述探针卡可包含：具有晶片级测试电路系统的一电路板、部分可挠性的一硅基底、至少部分置于上述基底中以接合一受测晶片的多个对应的电性接点的多个测试用金属探针、与连接上述基底与上述电路板的一可压缩的底胶。上述探针卡可用于晶片级的烧入测试。在某些实施例中，上述探针卡可包含有源式测试控制电路系统，其嵌于上述硅基底中以实施晶片级高频测试。本发明专利技术的探针接点是更加耐用、且不易受到因反复的使用而产生的损坏或弯曲的影响，以使未共平面的探针尖的问题最小化。

【技术实现步骤摘要】

本专利技术涉及半导体，特别涉及用于对形成于一半导体晶片上的集成电路进行测试的探针卡。
技术介绍
现代半导体的制造包含了多个步骤，其具有光刻、物质沉积与蚀刻，以在一片单独的半导体硅晶片上形成多个独立的半导体装置或集成电路芯片。目前所制造常用的半导体晶片的直径可以是六英寸或六英寸以上，其中直径十二英寸的晶片为一种常见的尺寸。然而，形成于上述晶片上的某些个别的芯片，可能因为在复杂的半导体制造的工艺中可能出现的变异或问题而具有一些缺陷。在晶片切割而将上述集成电路芯片自上述半导体晶片分离之前，会对多个芯片进行电性表现与可靠度的测试并同时在一既定期间活化其功能(例如晶片级烧入测试)。这些测试通常可能包含布局与线路图对比(layoutversus schematic; LVS)的确认、静态电流测试(IDDq testing)等等。从每个芯片或受测装置(device under test; DUT)所产生的结果电性信号则被具有测试电路系统的自动测试设备(automatic test equipment; ATE)所捕捉与分析，以判定一芯片是否具有缺陷。为了达成晶片级烧入测试(bum-in testing)与同时捕捉来自晶片上的多个芯片的电性信号，是使用公知的DUT板或探针卡。探针卡在本质上为印刷电路板(printed circuit board; PCB)，其包含多个金属电性探针，用以与形成于上述晶片上的上述半导体芯片的多个对应的电性接点(contact)或接头(terminal)媒合。每一个芯片具有多个接点或接头，每一个接点或接头必须进行存取，上述存取是用于测试。因此， 一般的晶片级测试需要进行远超过1000个芯片接点或接头与ATE测试电路系统之间的电性连接。因此，为了实施精确的晶片级测试，精确地将大量的探针卡接点与上述晶片上的芯片接点对准、以及形成确实的电性连接是很重要的。探针卡通常是安装于上述自动测试设备中，并作为上述芯片或受测装置与上述自动测试设备的测试头之间的 界面。为了效率与使芯片产出时间的最小化，较好为同时、并联地测试一整片 半导体芯片上的所有芯片。因此在理想的状态下，是希望仅仅一次移动上述探针卡(及其上的探针)而与上述晶片的表面成为物理上的接合或接触(着陆； touchdown),以在一个时间内测试整片晶片。为了完成上述动作，需要在所 有的探针卡接点与对应的芯片接点之间的初始着陆的过程中，建立精确与完 整的电性接触。然而，存在于探针卡与探针的限制有时会在第一次作业时无 法达成上述晶片与上述探针卡的适当的媒合、接触。这样，就需要多次进行 上述探针卡与晶片之间的接合或着陆，以成功地媒合所有的探针卡与芯片接 点，而降低了测试效率并且增加芯片的产出时间与成本。请参考图1A， 一种公知的探针卡是使用多个电性探针接点，其形式为 悬臂式的金属弯曲弹性指状物l(指状探针)，其与晶片上的对应的接点媒合， 以在二者之间产生精确测试所需的足够的碰触(stylus)或接触压力。弹性指状 物1相对较薄，且其一端固定在一刚性的陶瓷基底2上，然后陶瓷基底2连 接于一印刷电路板。弹性指状物l的方位，通常在附着于探针卡的位置是平 行于上述探针卡的表面，然后徐徐地向上弯曲；而在弹性指状物l与晶片上 的电性接点接合的未固定的那一端附近，是垂直于上述探针卡的表面。当弹 性指状物1受到靠着晶片接点的压力时会弯曲与伸直，以吸收因将探针卡与 晶片结合所产生的接触应力。在理想的状况下，弹性指状物l的所有未固定 端会置于实质上相同的一虚拟平面，以在探针卡的弹性指状物1与晶片表面 上的芯片电性接点之间提供足够的碰触或接触压力。然而，随着反复的使用， 一段时间后某些弹性指状物1的未固定端可能会因为物理性的受损与热性及 机械性的疲劳而发生错位(misalign)。因此，某些弹性指状物1就不再与其他 的弹性指状物1共平面。虽然这种情况不会在测试整个晶片的小部分的区域 上的单一或数个芯片时发生问题，但是在一次对一整片晶片及其上的多个芯 片进行测试时，未共平面的弹性指状物1可能会在所有的探针卡接点与晶片 接点之间造成不当的接触与碰触压力。这样会对精确地一次取得整片晶片上 的所有芯片的电性测试数据造成妨碍。因此，可能需要进行探针卡与晶片之 间的多次的着陆操作，以完成晶片级的烧入测试。此外，未共平面的弹性指状物l的问题也会限制可单次着陆操作的整片晶片的尺寸，因为探针卡的尺 寸愈大，弹性指状物1的平面错位会随之放大。请参考图1B，另一种公知的探针卡是使用多个电性探针接点，其形式为多个实质上垂直的金属针7(针状探针)，每一个金属针7具有 一固定的上 端点3，装在一刚性的上基底4(然后连接至一印刷电路板)；以及一浮动的下端点5，其延伸是穿透一刚性的陶瓷下基底6中的一个孔洞，刚性的陶瓷下 基底6与刚性的上基底4之间具有间隔。金属针7的浮动的下端点5是与上 述晶片表面上的芯片电性接点或电极接合。金属针7的形状可以在两端点之 间具有凸起，以增加可挠性来提供足够的探针头压力、以及吸收使探针卡与 上述晶片结合时所造成的接触应力，而不会毁损金属针7。随着反复的使用， 一段时间后可能会发生类似于前述弹性指状物形式的探针的共平面的问题， 而在一次测试一整片晶片上的所有芯片时发生问题。因此，业界需要适用于晶片级测试的具有电性接点的改良的探针卡。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术是提供一种测试的探针 卡，其适用于晶片级测试，而克服前述测试用金属探针卡的设计的缺点。在 一实施例中，上述探针卡可用于晶片级烧入测试。其中公知技术包括受到一 刚性结构所支撑的高可挠性的探针，而本专利技术较佳实施例具有探针接点，其 在结构上较公知的设计更为坚固并受到一支撑结构的较佳支撑，上述支撑结 构较好为部分可挠，以有助于吸收接触应力与产生适当的碰触压力。探针支 撑结构的可挠性愈大，对任何未共平面的问题可提供较佳的补偿，原因是其 顺应晶片表面的能力。根据本专利技术精神的刚性探针，其建构在某些实施例中 可使用微机电系统与半导体制造技术，可将探针共平面度控制在正负2微米 内，而公知的探针的共平面偏差可达约75微米。在一实施例中，是提供一种探针卡，适用于同时对多个半导体装置进行 晶片级测试。上述探针卡包含 一电路板，具有晶片级测试电路系统； 一基 底，其在某些实施例中可以是至少部分可挠性的硅薄膜(silicon membrane);多个金属探针，至少部分位于上述基底中并受其支撑，以与一受测晶片中的 多个对应的电性接点接合；以及一可压縮的底胶，连接上述基底与上述电路板。上述测试用金属探针较好为具有刚性且无法自由弯曲。在一实施例中， 每个上述探针具有一填入金属的通道与一探针尖，上述填入金属的通道是形 成于上述基底或硅薄膜中，上述探针尖是连接上述通道并从上述薄膜的一下 表面向外延伸，以与一受测晶片中的对应的电性接点接合。上述基底或硅薄 膜与底胶吸收至少部分的接触应力，上述接触应力是来自将上述受测晶片与 上述探针卡接合，以实施晶片级测试。在某些实施例中，较好为上述测试用 金属探针的整个长度的至少大部分、更好为实质上其整个长度是受到上述基 底或硅薄膜的支撑。在某些实施例中，上述底胶可选自下列所组成的族群 一可本文档来自技高网...

【技术保护点】
一种探针卡，适用于同时对多个半导体装置进行晶片级测试，该探针卡包含：　一电路板，具有晶片级测试电路系统；　一基底；　多个金属探针，至少部分位于该基底中，以与一受测晶片中的多个对应的电性接点接合；以及　一可压缩的底胶， 连接该基底与该电路板。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵智杰，杨斐杰，陈春兴，王敏哲，黄胜熙，许明正，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]