【技术实现步骤摘要】
本专利技术涉及一种半导体存储器，尤其涉及一种模拟延迟锁定环(delay locked loop，DLL)器件，用于实现外部和内部时钟信号的同步。
技术介绍
一个与外部时钟信号同步工作的同步半导体存储器，通过使用一个时钟缓冲器和一个时钟驱动器，产生一个内部时钟信号。该内部时钟信号是通过延迟外部时钟信号产生的。因此，该同步半导体存储器的工作性能下降。因此，该同步半导体存储器配备有一个DLL器件，用于同步内部和外部时钟信号。一般来讲，有两种不同类型的DLL器件，一种是模拟DLL器件，一种是数字DLL器件。图1所示为传统的数字DLL器件的框图。如图所示，该数字DLL器件包括一个延迟模型50、一个相位比较器20、一个缓冲器10、一个移位寄存器40和一个数字延迟线30。延迟模型50用于对外部时钟信号CKIN通过缓冲器10所需的延迟时间进行建模。相位比较器20用于比较参考时钟信号CKR的相位和延迟模型50的输出信号的相位，并控制参考时钟信号CKR的延迟时间。移位寄存器40接收来自相位比较器20的左移信号SHIFT-LEFT或者右移信号SHIFT-RIGHT，并通过SHIFT...
【技术保护点】
一种模拟延迟锁定环（ＤＬＬ），其缓冲外部时钟信号，并将缓冲后的外部时钟信号作为参考时钟信号使用，包括： 延迟模型，用于对缓冲外部时钟信号所需的延迟时间进行建模； 相位比较器，用于比较参考时钟信号的相位和延迟模型的输出信号的相位； 电荷泵，用于泵浦电荷，以响应所述相位比较器的输出信号； 环形滤波器，用于产生参考电压，所述参考电压取决于从所述电荷泵输入的电荷量； 电压控制延迟线，用于对参考时钟信号延迟一段预定的时间，并将延迟后的时钟信号输出给所述延迟模型，所述预定的时间取决于参考电压；以及 跟踪数模转换器，其将参考电压转换为数字值，并存储所述...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金世埈，洪祥熏，高在范，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。