一种双通道时间交错异步流水线快闪型模数转换器制造技术

本发明专利技术提供一种双通道时间交错异步流水线快闪型模数转换器，包括：第一缓冲器、第二缓冲器、第一跟踪保持电路、第二跟踪保持电路、第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC。该ADC采用双通道时间交错的异步流水线快闪型结构，每条通道的异步流水线快闪型结构采用多条异步采样通路以及低功耗的多相时钟发生器，免去了高功耗且限制带宽的残差放大器，适用于高速、低功耗和中等分辨率的应用。

【技术实现步骤摘要】

本专利技术涉及集成电路模数转换器(ADC)芯片，具体涉及一种高速低功耗的双通道时间交错异步流水线快闪型模数转换器。
技术介绍
在诸如超宽带(UWB)和下一代60GHz射频系统等的高数据率串行链接和数据通信中，高速度、低功耗、中等分辨率的模数转换器(Analog-to-DigitalConverters，ADC)具有广泛的应用。其最主要的挑战是，如何在达到所需几个GS/s高采样率的同时保持更低的功耗。常规流水线型ADC由于需工作在GHz带宽，每个流水线结构均包含大功耗的残差放大器以及采样保持电路。常规快闪型ADC的结构虽然具有高速的转换特性，但由于采用了大量的高速比较器，因而功耗更高。在快闪型ADC中，其采样频率主要受比较器延迟的限制。虽然随着CMOS工艺的进步比较器延迟已经变得很小，然而快闪型ADC比较器的数目、功耗、面积和输入电容等会随着分辨率以指数上升。为了解决这一问题，K.Ohhata等提出了分级比较(Sub-ranging)的快闪型和流水线型ADC(K.Ohhata,etal.,\Designofa770-MHz,70-mW,8-bitSubrangingADCUsingReferenceVoltagePrechargingArchitecture,\IEEEJournalofSolid-StateCircuits,vol.44,no.11,pp.2881-2990,Nov.2009；A.VermaandB.Razavi,\A10-Bit500-MS/s55-mWCMOSADC,\IEEEJournalofSolid-StateCircuits,vol.44,pp.3039-3050,Nov.2009)。在分级比较快闪型ADC中，通过在两个比较周期内执行转换，可减少比较器的数量；在流水线ADC中，快闪型转换操作被分为了更多的步骤。在分级比较ADC转换中，第一级粗快闪型ADC首先判定最重要的位，之后数模转换器(Digital-to-AnalogConverter,DAC)将得到的粗数字代码转换成等值的模拟量，并从输入模拟信号中减去DAC的输出，得到的残差信号通过运算放大器放大到满量程，然后该残差信号在快闪型ADC的第二级被转换。当该数据送到第二级时，另一个采样的数据被送入第一级，引入延迟。在流水线型ADC中，这一过程可重复多次以达到所需的分辨率。然而，即使分级比较可极大地减少比较器的数量，但是仍需要精确的级间处理。残差放大器通常需要高增益和带宽给接下来的快闪型ADC提供残差信号。在高速应用中，需要GS/s的采样率，这使得运算放大器的设计变得非常具有挑战性，运放的功耗会大幅增加。
技术实现思路
本专利技术目的在于提供一种不需要任何残差运算放大器的双通道时间交错异步流水线快闪型ADC，可在高速转化过程中实现低功耗。为达上述目的，本专利技术提出一种高速低功耗的双通道时间交错异步流水线快闪型模数转换器，包括：第一缓冲器、第二缓冲器、第一跟踪保持电路、第二跟踪保持电路、第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC，第一跟踪保持电路、第二跟踪保持电路的输入分别连接至第一缓冲器、第二缓冲器，第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC的输入分别连接至第一跟踪保持电路、第二跟踪保持电路的输出，拟转换的输入电压分成两路进入第一缓冲器和第二缓冲器，第一跟踪保持电路、第二跟踪保持电路分别被周期相同相位相反的主时钟控制。所述第一单通道的6位异步流水线快闪ADC和第二单通道的6位异步流水线快闪ADC的结构相同，均包括：串联电阻网络、第一级的2-bit数字量化、第二级的2-bit数字量化、第三级的2-bit数字量化和6-bit译码器，串联电阻网络连接参考电压，实现参考电压分压，分压后作为上述三级2-bit数字量化的参考电压输入，第一级的2-bit数字量化输出通过2-bit译码器、4-1多路选择器与第二级的2-bit数字量化输出通过4-bit译码器、16-1多路选择器，并与第三级的2-bit数字量化输出通过6-bit译码器，上述三级2-bit数字量化每个均包含三组采样保持量化电路，每组采样保持量化电路包括三个采样保持模块和一个比较器，三个采样保持模块受到六相时钟发生器产生的非交叠时钟信号控制，对拟转化的输入电压进行采样保持，并输入高速比较器，实现2-bit的量化信号输出。与现有技术相比，本专利技术具有如下有益效果：该ADC采用双通道时间交错的异步流水线快闪型结构，每条通道的异步流水线快闪型结构采用多条异步采样通路以及低功耗的多相时钟发生器，免去了高功耗且限制带宽的残差放大器，适用于高速、低功耗和中等分辨率的应用。附图说明图1是双通道时间交错的异步流水线快闪型ADC结构。图2为图1中的六位异步流水线快闪型ADC架构。图3为图1中的六位异步流水线快闪型ADC时序图。图4(a)为六相时钟发生器。图4(b)为六相时钟发生器的仿真时钟信号。图5为双通道时间交错的异步流水线快闪型ADC仿真结果。具体实施方式为了更了解本专利技术的
技术实现思路
，特举具体实施例并配合所附图式说明如下。图1为双通道时间交错的异步流水线快闪型ADC结构，通过多路复用并行ADC技术，时间交错可以很好地增加有效的转换率。双通道时间交错的异步流水线快闪型ADC结构如图1所示，结构包括第一缓冲器、第二缓冲器、第一跟踪保持电路、第二跟踪保持电路、第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC，第一跟踪保持电路、第二跟踪保持电路的输入分别连接至第一缓冲器、第二缓冲器，第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC的输入分别连接至第一跟踪保持电路、第二跟踪保持电路的输出，拟转换的输入电压分成两路进入第一缓冲器和第二缓冲器，第一跟踪保持电路、第二跟踪保持电路分别被周期相同相位相反的主时钟控制。第一单通道的6位异步流水线快闪ADC和第二单通道的6位异步流水线快闪ADC的结构相同，具体参考图2。单通道的6位异步流水线快闪ADC结构包含连接参考电压REFN与REFP的串联电阻网络，可实现参考电压分压，这些电压将作为三个2-bit数字量化级的参考电压输入。上述三级2-bit数字量化每个包含三组采样保持量化电路，每组采样保持量化电路包括三个采样保持模块和一个比较器，三个采样保持模块受到六相时钟发生器产生的非交叠时钟信号控制，对拟转化的输入电压进行采样保持，并进一步输入高速比较器，最终实现2-bit的量化信号输出。第一级的2-bit数字量化输出通过2-bit译码器与4-1多路选择器，进一步与第二级的2-bit数字量化输出通过4-bit译码器与16-1多路选择器，并最终与第三级的2-bit数字量化输出通过6-bit译码器，实现该通道的6位模数转换功能。图3为图1中的六位异步流水线快闪型ADC的时序和时钟控制，其细节工作时序描述如下：步骤1：在三个不同通道SH1、SH2和SH3上以流水线功能采样输入信号，每个通道上的信号保持3个主时钟周期。在Ph1a期间，SH1通道上9个采样电容采样输入信号Vin[n]。在Ph2a内，第一阶段与Vin[n]一致量化两个最高位。步骤2：第一阶段输出的编码本文档来自技高网...

【技术保护点】
一种双通道时间交错异步流水线快闪型模数转换器，其特征在于，包括：第一缓冲器、第二缓冲器、第一跟踪保持电路、第二跟踪保持电路、第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC，第一跟踪保持电路、第二跟踪保持电路的输入分别连接至第一缓冲器、第二缓冲器，第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC的输入分别连接至第一跟踪保持电路、第二跟踪保持电路的输出，拟转换的输入电压分成两路进入第一缓冲器和第二缓冲器，第一跟踪保持电路、第二跟踪保持电路分别被周期相同相位相反的主时钟控制。

【技术特征摘要】
1.一种双通道时间交错异步流水线快闪型模数转换器，其特征在于，包括：第一缓冲器、第二缓冲器、第一跟踪保持电路、第二跟踪保持电路、第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC，第一跟踪保持电路、第二跟踪保持电路的输入分别连接至第一缓冲器、第二缓冲器，第一单通道的6位异步流水线快闪ADC、第二单通道的6位异步流水线快闪ADC的输入分别连接至第一跟踪保持电路、第二跟踪保持电路的输出，拟转换的输入电压分成两路进入第一缓冲器和第二缓冲器，第一跟踪保持电路、第二跟踪保持电路分别被周期相同相位相反的主时钟控制。2.根据权利要求1的双通道时间交错异步流水线快闪型模数转换器，其特征在于，所述第一单通道的6位异步流水线快闪ADC和第二单通道的6位异步流水线快闪ADC...

【专利技术属性】
技术研发人员：余浩，严媚，黄汐威，
申请(专利权)人：东南大学—无锡集成电路技术研究所，
类型：发明
国别省市：江苏;32