动态比较器和包括该动态比较器的模数转换器制造技术

本发明专利技术提供一种动态比较器和包括该动态比较器的模数转换器。所述动态比较器包括前置放大器、前馈增益提升装置、锁存器和输出级电路，其中，所述前馈增益提升装置在所述锁存器开始进行比较时为所述锁存器提供前馈通路，对所述锁存器的输出端进行放电，以提高所述锁存器的比较速度和增益。本发明专利技术所提供的动态比较器在锁存器端加入了增益提升技术，可以实现高速高增益的动态比较器。

【技术实现步骤摘要】

本专利技术涉及集成电路
，具体而言涉及一种动态比较器和包括该动态比较器的模数转换器。
技术介绍
模数转换器(ADC)是现今的应用电子设备以及通信设备的核心模块，近年来由于电子市场对便携式电子通信设备的需求，低功耗、高精度的ADC已成为ADC技术的主要发展趋势。比较器是ADC结构的主要模块之一，尤其是高精度、低功耗的高性能比较器在应用市场上有着重要的作用。逐次逼近型模数转换器(SAR ADC)是常见的低功耗ADC。在在高速低功耗SAR ADC中，由于SAR ADC的工作原理决定了比较器在一个时钟周期内要完成多次的比较，比较器的每次比较均要在一个很短时间完成，因此需要非常高速的比较器电路；同时，比较器需要分辨一个很小的输入电压以达到ADC的整体精度，因此对比较器的增益也提出了要求。此外，由于SAR ADC的结构决定其在功耗上有优势，不希望SAR ADC功耗太高，因此，比较器的结构最好采用没有静态功耗的动态比较器。针对SAR ADC的这些要求，需要设计一个动态结构高速高增益的比较器。
技术实现思路
针对现有技术的不足，本专利技术提供一种动态比较器，所述动态比较器包括前置放大器、前馈增益提升装置、锁存器和输出级电路，其中，所述前馈增益提升装置在所述锁存器开始进行比较时为所述锁存器提供前馈通路，对所述锁存器的输出端进行放电，以提高所述锁存器的比较速度和增益。在本专利技术的一个实施例中，所述动态比较器还包括输出反馈电路，所述输出反馈电路基于所述锁存器的输出控制所述锁存器的通路的通断，以消除所述锁存器在求和相位时的静态功耗。在本专利技术的一个实施例中，所述输出反馈电路包括位于所述锁存器的通路中的、由所述锁存器的输出所控制的开关管。在本专利技术的一个实施例中，所述输出反馈电路还包括与门、反相器和延迟单元，所述锁存器的输出经过所述与门、所述反相器和所述延迟单元之后连接到所述开关管的栅极。在本专利技术的一个实施例中，所述前置放大器包括第一级前置放大器和第二级前置放大器。在本专利技术的一个实施例中，所述第一级前置放大器包括第一晶体管和第一寄生电容，所述第二级前置放大器包括第二晶体管和第二寄生电容。在本专利技术的一个实施例中，所述前馈增益提升装置包括基于所述第二寄生电容上的电荷量而导通的第三晶体管。在本专利技术的一个实施例中，所述锁存器的输出结果保存在寄存器中。在本专利技术的一个实施例中，所述动态比较器适用于逐次逼近型模数转换器。本专利技术还提供了一种模数转换器，所述模数转换器包括上述任一项所述的动态比较器。本专利技术所提供的动态比较器在锁存器端加入了增益提升技术，可以实现高速高增益的动态比较器。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1D示出了现有的比较器的示例；图2示出了根据本专利技术实施例的动态比较器的电路结构；图3示出了根据本专利技术另一个实施例的动态比较器的电路结构；图4示出了图3中的锁存器工作时通路电流的电路仿真；以及图5A和图5B分别示出了现有比较器和根据本专利技术实施例的动态比较器加入相同输入信号时的电路仿真。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。在SAR ADC中，对于一个输入信号，通过不断的将不同的参考电压与输入信号的差值送入比较器进行比较，根据比较结果不断选择合适的参考电压，最终达到反馈电压与输入信号电压相等，完成对输入信号的量化。通过上述工作过程可以得出，SAR ADC的比较器在一个时钟周期内需要进行多次比较，同时比较器需要分辨很小的差分输入电压，最小为ADC的最小精度的1/2。因此，SAR ADC中需要一个高速、高增益的比较器，同时由于SAR ADC的低功耗要求，比较器的功耗不能太高，以免限制ADC的整体性能。图1A-图1D示出了现有的比较器的示例。其中，图1A示出了基于运放的比较器，图1B示出了基于锁存器(latch)结构的比较器。对于基于运放结构的比较器，例如应用于1V量化范围12比特ADC时，ADC为了达到12比特的精度，需要比较器最低能够分辨1/212。当输入正的最小电压时，比较器要输出高电平，即电源电压，如果电源电压Vdd＝1V，则比较器的增益为212。对于单级运放构成的比较器，Av*f0＝fu，如果fu＝1GHz，则f0＝244.14KHz，f0即是运放结构比较器在保证增益时能够达到的速度，大多数场合不适用。对于基于latch结构的比较器，latch响应时间公式为： t D ≈ C g m l n ( V 2 V 1 ) ]]>其中V2为latch输出电压，V1为latch初始电压。同样假定V2＝Vdd＝1V，V1＝1/212，公式中gm/C为latch时间常数，等效为运放带宽fu，同样带宽下，latch的速度是基于运放结构比较器的492倍。由此，基于运放结构的比较器需要消耗静态功耗，不适合SAR ADC的应用，同时实现相同的增益，基于运放结构的比较器的速度会比基于latch结构的比较器慢很多，因此也不适合高速高精度SAR ADC的应用。因此，高速高精度SAR ADC应该选择基于latch结构的比较器。图1C示出了带有静态前置放大器+锁存器(preamp+latch)的比较器，图1D示出了带有动态前置preamp+latch的比较器。其中，图1C中的比较器是基于latch结构的、带有前置静态放大器的比较器。由于带有前置放大器可以工作高速，同时提供一定的小信号增益，因此这种比较器优点是可以抵抗由于latch输出端大幅跳变耦合到输入端的回踢噪声(kickback noise)，整体比较器的速度也很快。但是这种结构比较器也有它自身的缺本文档来自技高网...

【技术保护点】
一种动态比较器，其特征在于，所述动态比较器包括前置放大器、前馈增益提升装置、锁存器和输出级电路，其中，所述前馈增益提升装置在所述锁存器开始进行比较时为所述锁存器提供前馈通路，对所述锁存器的输出端进行放电，以提高所述锁存器的比较速度和增益。

【技术特征摘要】
1.一种动态比较器，其特征在于，所述动态比较器包括前置放大器、前馈增益提升装置、锁存器和输出级电路，其中，所述前馈增益提升装置在所述锁存器开始进行比较时为所述锁存器提供前馈通路，对所述锁存器的输出端进行放电，以提高所述锁存器的比较速度和增益。2.如权利要求1所述的动态比较器，其特征在于，所述动态比较器还包括输出反馈电路，所述输出反馈电路基于所述锁存器的输出控制所述锁存器的通路的通断，以消除所述锁存器在求和相位时的静态功耗。3.如权利要求2所述的动态比较器，其特征在于，所述输出反馈电路包括位于所述锁存器的通路中的、由所述锁存器的输出所控制的开关管。4.如权利要求3所述的动态比较器，其特征在于，所述输出反馈电路还包括与门、反相器和延迟单元，所述锁存器的输出经过所述与门、所述反相器和所述延迟单...

【专利技术属性】
技术研发人员：杨海峰，唐华，刘飞，荀本鹏，郭萌萌，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31