延迟线路系统、高频采样器、模数转换器和示波器技术方案

本发明专利技术公开了延迟线路系统、高频采样器、模数转换器和示波器。本发明专利技术涉及用于高频信号传输的延迟线路系统，其包括具有第一终端(71)和第二终端(72)的第一延迟线路(7)，模拟输入信号(IN)施加到其第一终端(71)。在该延迟线路系统中获得包括第一终端(81)和第二终端(82)的第二延迟线路(8)，时钟信号(CLK)施加到其第一终端(81)。第一延迟线路(7)和第二延迟线路(8)为抽头延迟线路，并且第一延迟线路(7)上传送的模拟输入信号(IN)在与第二延迟线路(8)上传送的时钟信号(CLK)相反的方向上传送。本发明专利技术还涉及包括延迟线路系统的高频采样器。本发明专利技术还涉及包括高频采样器的ADC。最后本发明专利技术涉及用于测量高频信号的示波器。

【技术实现步骤摘要】

本专利技术涉及一种用于高频信号传输的延迟线路系统。本专利技术还涉及一种包括延迟线路系统的高频采样器。本专利技术还涉及一种包括高频采样器的模数转换器。最后，本专利技术涉及一种用于测量高频信号的包括模数转换器的示波器。
技术介绍
具有从0赫兹到B赫兹的频率分量的模拟信号的采样频率fs必须高于奈奎斯特(Nyquist)速率fN，以避免混叠效应。这可以由下面的方程式来表示：fs≥fN＝2·B因此，模拟输入信号带宽B越高，需要的采样率fs就越高。这就是处理非常高的模拟输入带宽B的应用要求非常高的采样速度的原因，上述应用例如实时示波器(Real-Time-Oscilloscope，简称为RTO)。参照WO94/06121A1，描述了一种高速瞬时采样单元。其中，抽头传输线路用来将输入信号从该传输线路的输入节点传送到输出节点。抽头设置有高速采样门，在高速采样门处施加分布式选通信号。每个采样门获得没有相移的相同的分布式选通信号。因此，在传输线路的每个抽头处，施加相同的选通信号，从而提高采样速度。图1中示出了用于提高采样速度的另一种方法。其中，示出了用于施加模拟输入信号IN的输入节点，该模拟输入信号IN需要使用所谓的交错采样架构来采样。例如在现有技术文献US2013/0027234A1中描述了这种交错采样架构。交错采样架构对于提高采样速度是非常吸引人的。其中单独的模数转换器(analog-to-digitalconverter，简称为ADC)1'、ADC1”和ADC1”'是交错的，如此提高了系统的整体采样速度。因此，每个ADC1获得不同的采样单元2和不同的数字化单元3，在采样单元2和数字化单元3上设置有采样时钟5。因此，通过并行操作两个或更多个ADC1获得了提高系统的整体采样速度的时间交错。根据经验，并行操作N个ADC1使系统采样率提高了近似N倍。每个ADC1获得移相单元4，应用移相单元4来延迟用于每个具体的ADC1的具体的采样时钟5。在各自的ADC1前面的每个采样单元2因此接收具有确定的相移的时钟信号CLK，从而采样单元2采样时刻在时间上等距隔开。因此实现了产生有效时钟信号feff的交错操作。通过使用频率为fclock的时钟信号CLK，有效时钟可以通过下面的等式表示：feff＝fclock·N因此，利用这种架构实现了较高的采样速度。在图2中示出了四倍交错采样器的时钟时序图。采样时钟5被施加到ADC1，并提供样本S0。时钟5'提供通过移相器4'相位偏移了相位的采样时钟，并提供输入信号IN的样本S1。时钟5”提供通过移相器4”相位偏移了相位的采样时钟，并提供输入信号IN的样本S2。时钟5”'提供通过移相器4”'相位偏移了相位的采样时钟，并提供输入信号IN的样本S3。采样时钟5、采样时钟5'、采样时钟5”、采样时钟5”'由具体的移相器4来进行时移，以获得用于输入信号IN的较高的采样率。时间交错采样架构大大减轻了在给定的技术中的随后的数字化单元3、数字化单元3'、数字化单元3”、数字化单元3”'的功耗及其比较器亚稳态引起的误差。然而，交错架构的优点并非不会带来缺点。在使交错变为成功的解决方案之前，必须考虑各种限制和注意事项。一个缺点是带宽限制。图1中所示出的每个采样单元2在单独操作时通常具有高的模拟带宽B。然而，以树形式连接采样单元2将严重地减小在其输入处的整体信号带宽B。带宽减小是由将模拟信号连接到每个采样单元2的输入线路金属配线寄生效应所引起的，这是由于金属配线寄生效应包括特殊的电感、阻抗和/或电容。那些寄生效应引起各种效果。此外，尽管在某一时刻仅一个采样单元2操作，但是由于一直在输入线路处的附加负载，因而采样单元2在它们的输入处的自身的集总寄生效应减小了带宽B。因此，随着交错的采样单元2的数目N增大，带宽B将减小。因此，通常直接连接到模拟输入IN的交错的采样单元2的数目N被限制到4。另一个缺点是时钟确定性的和随机的相位误差。如果时间交错采样器的采样时刻在时间上不是等距的，则所采样的输入信号在其频谱中将包含以确定的频率出现的误差。此外，模拟输入带宽B越高，由误差采样时刻所产生的误差越大。输入时钟信号clk必须在物理上被路由到所有的采样单元2。此外，每个采样单元2接收相位调整的输入时钟，该相位调整的输入时钟通过具体的移相单元4、移相单元4'、移相单元4”、移相单元4”'来移相。非常清楚的是，随着交错的采样单元2的数目N变得更高，必须对时钟信号clk使用更长的金属配线。该更长的金属配线将降低时钟信号clk的带宽B，直到该时钟信号clk到达特定的采样单元2。因此，时钟信号clk还需要中间的再缓冲，以维持其信号电平。所有必需的时钟信号再缓冲将不仅在时钟信号中引入随机的误差源，而且将使其相位稳定性变差。这使产生并维持等间隔的采样时刻变得更加困难。通常通过靠近采样单元2应用本地移相单元4来实现确保每个采样器接收正确的时钟相位。交错的采样单元2的数目N越高，相位校正范围就越大。因此，本地移相单元4的复杂度增大。移相单元4也将会将随机噪声源增加到时钟信号clk并将承受由于温度、制程等造成的相位不稳定性。另一个缺点是偏移和增益误差。ADC1输出之间的增益失配和偏移失配是时间交错系统中的重要参数。如果包括特定的采样单元2和对应的数字化单元3的一个信道示出了偏移和增益误差，则数字化信号不仅表示初始输入信号IN，而且还表示在数字域中的不期望的误差。偏移差异和增益失配使信号杂波出现在数字化信号的频谱中。因此，对于交错设计，应当选择具有综合的增益和偏移校正的数字化单元3或者包括允许校正这些失配的外部电路。
技术实现思路
因此，本专利技术的目的是提供一种用于模数转换器的交错采样结构，该交错采样结构提高采样速度，而不具有带宽限制以及时钟确定性的和随机的相位误差。上面所认定的目的和缺点利用本文所描述的专利独立权利要求的主题来解决。在各个从属权利要求中描述有利的实施方式。根据本专利技术的第一方面，提供了一种用于高频信号传输的延迟线路系统。该延迟线路系统包括第一延迟线路，所述第一延迟线路包括第一终端和第二终端，其中，模拟输入信号被施加到所述第一延迟线路的第一终端。该系统包括第二延迟线路，所述第二延迟线路包括第一终端和第二终端，其中，时钟信号被施加到所述第二延迟线路的第一终端。所述第一延迟线路和所述第二延迟线路为抽头延迟线路。所述第一延迟线路上传送的模拟输入信号在与所述第二延迟线路上传送的时钟信号相反的方向上传送。因此，在本专利技术的延迟线路系统中，模拟输入信号和时钟信号在它们各自的延迟线路中朝向彼此传送。这主要通过在与模拟输入信号相比相反的终端处施加时钟信号来实现。根据本专利技术构思，抽头构思和交错方法以有利的方式结合，以获得采样速度提高的协同效果。为了缓解与模拟输入信号和时钟再缓冲有关的带宽限制，现在使用抽头构思。表述“抽头的”与表述“分布的”或“分段的”同义，并且尤其涉及在其延迟元件之间包括抽头的延迟线路。通过在第一延迟线路的第一终端处施加模拟输入信号并在第二延迟线路的第一终端(在延迟线路系统中布置在相反的端部)处施加时钟信号，在延迟线路系统中模拟输入信号朝向时钟信号传送。在延迟线路系统的每个抽头处，各自延迟的模拟信号可以利用各自延迟的时本文档来自技高网...

【技术保护点】
一种用于高频信号传输的延迟线路系统，所述延迟线路系统包括：第一延迟线路(7)，所述第一延迟线路(7)包括第一终端(71)和第二终端(72)，其中，模拟输入信号(IN)被施加到所述第一延迟线路(7)的第一终端(71)；第二延迟线路(8)，所述第二延迟线路(8)包括第一终端(81)和第二终端(82)，其中，时钟信号(CLK)被施加到所述第二延迟线路(8)的第一终端(81)；其中，所述第一延迟线路(7)和所述第二延迟线路(8)为抽头延迟线路；以及其中，所述第一延迟线路(7)上传送的所述模拟输入信号(IN)在与所述第二延迟线路(8)上传送的所述时钟信号(CLK)相反的方向上传送。

【技术特征摘要】
2015.07.03 EP 15175221.91.一种用于高频信号传输的延迟线路系统，所述延迟线路系统包括：第一延迟线路(7)，所述第一延迟线路(7)包括第一终端(71)和第二终端(72)，其中，模拟输入信号(IN)被施加到所述第一延迟线路(7)的第一终端(71)；第二延迟线路(8)，所述第二延迟线路(8)包括第一终端(81)和第二终端(82)，其中，时钟信号(CLK)被施加到所述第二延迟线路(8)的第一终端(81)；其中，所述第一延迟线路(7)和所述第二延迟线路(8)为抽头延迟线路；以及其中，所述第一延迟线路(7)上传送的所述模拟输入信号(IN)在与所述第二延迟线路(8)上传送的所述时钟信号(CLK)相反的方向上传送。2.根据权利要求1所述的延迟线路系统，其中，所述第一延迟线路(7)平行于所述第二延迟线路(8)布置，并且其中，所述第一延迟线路(7)的所述第一终端(71)布置在与所述第二延迟线路(8)的所述第一终端(81)相反的端部处。3.根据前述权利要求中任一项所述的延迟线路系统，其中，所述第一延迟线路(7)和所述第二延迟线路(8)均包括相等规格的延迟元件(9)，其中，所述第一延迟线路(7)中的延迟元件(9)的数目等于所述第二延迟线路(8)中的延迟元件(9)的数目。4.根据权利要求3所述的延迟线路系统，其中，每个延迟元件(9)为传输线路(7，8)的一段，和/或，利用布置在所述延迟线路(7，8)处的分立元件来构建。5.根据权利要求4所述的延迟线路系统，其中，分立元件被构建为包括电感(L)和电容(C)的电路布置，其中，所述电容(C)连接到基准电位(GND)。6.根据前述权利要求中任一项所述的延迟线路系统，其中，所述第一延迟
\t线路(7)和所述第二延迟线路(8)为抽头的；以及其中，抽头(10)布置在各自的所述延迟线路(7，8)的两个相邻的分布节段(9)之间。7.根据权利要求6所述的延迟线路系统，其中，所述第一延迟线路(7)的抽头(10)布置成紧密靠近所述第二延迟线路(8)的抽头(10)。8.根据权利要求6或7...

【专利技术属性】
技术研发人员：奥斯·希德里，
申请(专利权)人：罗德施瓦兹两合股份有限公司，
类型：发明
国别省市：德国;DE