一种基于氮化镓工艺的高可靠高速电平移位电路制造技术

本发明专利技术提供一种基于氮化镓工艺的高可靠高速电平移位电路，包括电平转换模块、锁存模块、电压偏置模块、电流镜模块、加速上拉模块、抗dVSW/dt模块、输出级模块，可以克服传统氮化镓电平移位电路延时大和功耗高的问题。镓电平移位电路延时大和功耗高的问题。镓电平移位电路延时大和功耗高的问题。

【技术实现步骤摘要】
一种基于氮化镓工艺的高可靠高速电平移位电路


[0001]本专利技术涉及功率集成电路，尤其涉及一种基于氮化镓工艺的高可靠高速电平移位电路。

技术介绍

[0002]氮化镓材料是公认的第三代功率半导体材料，其拥有优秀的物理化学特性例如更大的电子迁移率、更大的临界电场强度、更小的导热率，因此氮化镓功率器件具有高速、高可靠、低损耗的特点，应用在电能转换系统中能显著提高系统的开关速度、转换效率与功率密度。目前广泛应用的氮化镓功率器件驱动方案是分立式驱动，即采用硅基的驱动芯片来驱动分立的氮化镓器件，由于硅基芯片工作频率的短板，使得氮化镓器件的高频优势无法完全发挥出来，相反，随着开关速度的提高，分立式驱动方案暴露出的寄生电感问题愈加凸显，大大降低了系统的可靠性。为了解决这一问题，往往需要引入多层布线、无引线封装等技术，但不可避免地增加了PCB和芯片封装成本。采用氮化镓工艺，将驱动电路与功率器件集成在同一个裸片上可以从根本上解决上述问题，兼顾了系统的高频应用与可靠性。
[0003]由于氮化镓材料的P型掺杂浓度不高，无法实现P型重掺杂，导致载流子迁移率较低，因此在现有商业化的氮化镓工艺中无法将N型氮化镓场效应晶体管和P型氮化镓场效应晶体管匹配使用，这就使得传统的CMOS电路中的结构无法直接应用到氮化镓电路中来。不仅如此，目前基于氮化镓工艺的N型氮化镓场效应晶体管的击穿电压偏低(约6V)，且阈值电压偏高(约2V)，大大限制了电路设计的灵活性。现如今，随着集成度不断提高，基于氮化镓工艺的半桥驱动芯片是未来的发展方向，高压电平移位电路能将低电平信号变为高电平信号，实现低压信号对高压电路的控制，是实现双通道驱动的关键技术。然而，上述氮化镓材料的短板在电平移位电路的设计中更加凸显，因此基于氮化镓工艺的电平移位电路设计格外困难。
[0004]在高压驱动芯片的实际应用中，功率管的开关会向驱动芯片内部引入dVSW/dt噪声，从而导致驱动芯片发生逻辑错误，并且随着开关频率的升高，该问题会愈加显著。

技术实现思路

[0005]本专利技术的目的在于提供一种基于氮化镓工艺集成电路的电平移位电路，可以克服传统氮化镓电平移位电路延时大和功耗高的问题。为了实现该专利技术目的，本专利技术采用的技术方案如下：一种低功耗的高速电平移位电路，包括电平转换模块、锁存模块、电压偏置模块、电流镜模块、加速上拉模块、抗dVSW/dt模块、输出级模块。
[0006]电压偏置模块由电压偏置电路001构成，电压偏置电路001包括电流源I0、增强型NMOS管MN2。电压偏置电路001的连接关系为：电流源的一端连接增强型NMOS管MN2的漏极、增强型NMOS管MN2的栅极、增强型NMOS管MN3的栅极、增强型NMOS管MN4的栅极，电流源的另一端连接低压域电源轨的电源信号VDD，增强型NMOS管MN2的源极连接低压域电源轨的地信号VSS。
[0007]电流镜模块由电流镜电路002构成，电流镜电路002包括增强型NMOS管MN3～MN4，电容C1～C2。电流镜电路002的连接关系为：增强型NMOS管MN3的栅极连接增强型NMOS管MN2的漏极、增强型NMOS管MN2的栅极、增强型NMOS管MN4的栅极、电流源I0的一端，增强型NMOS管MN3的漏极连接电容C1的一端、增强型NMOS管MN5的源极，增强型NMOS管MN3的源极连接低压域电源轨的地信号VSS，电容C1的另一端连接低压域电源轨的地信号VSS，增强型NMOS管MN4的漏极连接电容C2的一端、增强型NMOS管MN6的源极，增强型NMOS管MN4的源极连接低压域电源轨的地信号VSS，电容C2的另一端连接低压域电源轨的地信号VSS。
[0008]低压
‑
高压的电平移位模块由电平转换支路003与004构成，电平转换支路003包括增强型NMOS管MN5、高压增强型NMOS管HMN1、电阻R1、电阻R3、二极管D3、二极管D5，电平转换支路004包括增强型NMOS管MN6、高压增强型NMOS管HMN2、电阻R2、电阻R4、二极管D4、二极管D6。电平转换支路003的连接关系为：增强型NMOS管MN5的栅极连接输入信号VIN，增强型NMOS管MN5的源极连接增强型NMOS管MN3的漏极、电容C1的一端，增强型NMOS管MN5的漏极连接高压增强型NMOS管HMN1的源极，高压增强型NMOS管HMN1的栅极连接低压域电源轨的电源信号VDD，高压增强型NMOS管HMN1的漏极连接电阻R1的一端，电阻R1的另一端连接增强型NMOS管MN7的栅极、增强型NMOS管MN9的栅极、增强型NMOS管MN23的栅极、电阻R3的一端、二极管D3的一端、二极管D5的一端，电阻R3的另一端连接高压域电源轨的电源信号VBST，二极管D5的另一端连接高压域电源轨的电源信号VBST，二极管D3的另一端连接高压域电源轨的地信号VSW。电平转换支路004的连接关系为：反相器INV0的输出端连接增强型NMOS管MN6的栅极，增强型NMOS管MN6的源极连接增强型NMOS管MN4的漏极、电容C2的一端，增强型NMOS管MN6的漏极连接高压增强型NMOS管HMN2的源极，高压增强型NMOS管HMN2的栅极连接低压域电源轨的电源信号VDD，高压增强型NMOS管HMN2的漏极连接电阻R2的一端，电阻R2的另一端连接增强型NMOS管MN8的栅极、增强型NMOS管MN10的栅极、增强型NMOS管MN24的栅极、电阻R4的一端、二极管D4的一端、二极管D6的一端，电阻R4的另一端连接高压域电源轨的电源信号VBST，二极管D6的另一端连接高压域电源轨的电源信号VBST，二极管D4的另一端连接高压域电源轨的地信号VSW。
[0009]加速上拉模块由加速上拉电路005与006构成，加速上拉电路005包括增强型NMOS管MN7、增强型NMOS管MN9、增强型NMOS管MN11、增强型NMOS管MN13、增强型NMOS管MN15、增强型NMOS管MN17、电阻R5、电容C3、二极管D1，加速上拉电路006包括增强型NMOS管MN8、增强型NMOS管MN10、增强型NMOS管MN12、增强型NMOS管MN14、增强型NMOS管MN16、增强型NMOS管MN18、电阻R6、电容C4、二极管D2。加速上拉电路005的连接关系为：增强型NMOS管MN7的栅极连接增强型NMOS管MN23的栅极、电阻R3的一端、二极管D3的一端、二极管D5的一端、电阻R1的一端，增强型NMOS管MN7的源极连接高压域电源轨的地信号VSW，增强型NMOS管MN7的漏极连接增强型NMOS管MN11的漏极、增强型NMOS管MN15的栅极、增强型NMOS管MN17的栅级、电阻R5的一端，电阻R5的另一端连接二极管D1的一端、电容C3的一端，二极管D1的另一端连接高压域电源轨的电源信号VBST，增强型NMOS管MN11的源极连接高压域电源轨的地信号VSW，增强型NMOS管MN11的栅极连接增强型NMOS管MN13的栅极、增强型NMOS管MN12的栅极、增强型NMOS管MN14的栅极、电阻R9的一端、电阻R10的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于氮化镓工艺的高可靠高速电平移位电路，包括电压偏置模块、电流镜模块、电平转换模块、加速上拉模块、锁存模块、抗dVSW/dt模块、输出级模块；其特征在于：电压偏置模块包括电压偏置电路001，电流镜模块包括电流镜电路002，电平转换模块包括电平转换支路003和004，加速上拉模块包括加速上拉电路005和006，锁存模块包括锁存电路007，抗dVSW/dt模块包括抗dVSW/dt电路008，输出级模块包括输出级电路009；输入信号VIN及其经过反相器INV0的信号VIN'分别连接电平转换支路003和004的输入端；电平转换支路003和004的输出端分别为X点和Y点，分别连接加速上拉电路005和006的输入端；加速上拉电路005和006的输出端分别连接着锁存电路007的两个输入端S点和R点；锁存电路007的两个输出端A点和B点分别连接加速上拉电路006和005的辅助上拉管的源极，其目的是为A点和B点提供额外的充电通路，加快A点和B点的信号翻转速度；锁存电路007的输出端B点连接输出级电路009的输入端，经由两个反相器INV1和INV2后，得到输出信号VOUT；电压偏置电路001提供一个偏置电压，经电流镜电路002中的MN3与MN4复制后，分别为电平转换支路003和004供电；电平转换支路003和004的输出端X点和Y点连接抗dVSW/dt电路008的输入端，抗dVSW/dt电路008的输出端C点连接加速上拉电路005和006中的控制管的栅极，用于在dVSW/dt噪声来临时将加速上拉电路005和006的输出信号S和R拉低到低电平。2.根据权利要求1所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电压偏置电路001包括电流源I0、增强型NMOS管MN2；电压偏置电路001的连接关系为：电流源的一端连接增强型NMOS管MN2的漏极、增强型NMOS管MN2的栅极、增强型NMOS管MN3的栅极、增强型NMOS管MN4的栅极，电流源的另一端连接低压域电源轨的电源信号VDD，增强型NMOS管MN2的源极连接低压域电源轨的地信号VSS。3.根据权利要求2所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电流镜电路002包括增强型NMOS管MN3～MN4，电容C1～C2；电流镜电路002的连接关系为：增强型NMOS管MN3的栅极连接增强型NMOS管MN2的漏极、增强型NMOS管MN2的栅极、增强型NMOS管MN4的栅极、电流源I0的一端，增强型NMOS管MN3的漏极连接电容C1的一端、增强型NMOS管MN5的源极，增强型NMOS管MN3的源极连接低压域电源轨的地信号VSS，电容C1的另一端连接低压域电源轨的地信号VSS，增强型NMOS管MN4的漏极连接电容C2的一端、增强型NMOS管MN6的源极，增强型NMOS管MN4的源极连接低压域电源轨的地信号VSS，电容C2的另一端连接低压域电源轨的地信号VSS。4.根据权利要求3所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电平转换支路003包括增强型NMOS管MN5、高压增强型NMOS管HMN1、电阻R1、电阻R3、二极管D3、二极管D5，电平转换支路004包括增强型NMOS管MN6、高压增强型NMOS管HMN2、电阻R2、电阻R4、二极管D4、二极管D6；电平转换支路003的连接关系为：增强型NMOS管MN5的栅极连接输入信号VIN，增强型NMOS管MN5的源极连接增强型NMOS管MN3的漏极、电容C1的一端，增强型NMOS管MN5的漏极连接高压增强型NMOS管HMN1的源极，高压增强型NMOS管HMN1的栅极连接低压域电源轨的电源信号VDD，高压增强型NMOS管HMN1的漏极连接电阻R1的一端，电阻R1的另一端连接增强型NMOS管MN7的栅极、增强型NMOS管MN9的栅极、增强型NMOS管MN23的栅极、电阻R3的一端、二极管D3的一端、二极管D5的一端，电阻R3的另一端连接高压域电源轨的电源信号VBST，二极管D5的另一端连接高压域电源轨的电源信号VBST，二极管D3的另一端连接高压域电源轨的地信号VSW；电平转换支路004的连接关系为：反相器INV0的输出
端连接增强型NMOS管MN6的栅极，增强型NMOS管MN6的源极连接增强型NMOS管MN4的漏极、电容C2的一端，增强型NMOS管MN6的漏极连接高压增强型NMOS管HMN2的源极，高压增强型NMOS管HMN2的栅极连接低压域电源轨的电源信号VDD，高压增强型NMOS管HMN2的漏极连接电阻R2的一端，电阻R2的另一端连接增强型NMOS管MN8的栅极、增强型NMOS管MN10的栅极、增强型NMOS管MN24的栅极、电阻R4的一端、二极管D4的一端、二极管D6的一端，电阻R4的另一端连接高压域电源轨的电源信号VBST，二极管D6的另一端连接高压域电源轨的电源信号VBST，二极管D4的另一端连接高压域电源轨的地信号VSW。5.根据权利要求4所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述加速上拉电路005包括增强型NMOS管MN7、增强型NMOS管MN9、增强型NMOS管MN11、增强型NMOS管MN13、增强型NMOS管MN15、增强型NMOS管MN17、电阻R5、电容C3、二极管D1，加速上拉电路006包括增强型NMOS管MN8、增强型NMOS管MN10、增强型NMOS管MN12、增强型NMOS管MN14、增强型NMOS管MN16、增强型NMOS管MN18、电阻R6、电容C4、二极管D2；加速上拉电路005的连接关系为：增强型NMOS管MN7的栅极连接增强型NMOS管MN23的栅极、增强型NMOS管MN9的栅极、电阻R3的一端、二极管D3的一端、二极管D5的一端、电阻R1的一端，增强型NMOS管MN7的源极连接高压域电源轨的地信号VSW，增强型NMOS管MN7的漏极连接增强型NMOS管MN11的漏极、增强型NMOS管MN15的栅极、增强型NMOS管MN17的栅级、电阻R5的一端，电阻R5的另一端连接二极管D1的一端、电容C3的一端，二极管D1的另一端连接高压域电源轨的电源信号VBST，增强型NMOS管MN11的源极连接高压域电源轨的地信号VSW，增强型NMOS管MN11的栅极连接增强...

【专利技术属性】
技术研发人员：郑逸飞，宋德源，李博宇，孙伟锋，时龙兴，
申请(专利权)人：东南大学—无锡集成电路技术研究所，
类型：发明
国别省市：