延迟锁定回路制造技术

一种延迟锁定回路，包括延迟单元、去除单元、相位检测单元以及控制单元。延迟单元，具有延迟系数，并根据该延迟系数对第一频率信号进行延迟，产生第二频率信号。去除单元，对第三频率信号进行延迟，产生第四频率信号。相位检测单元，与该延迟单元以及该去除单元相耦合，该相位检测单元根据该第二频率信号及该第四频率信号的相位差，产生指示信号。控制单元，与该相位检测单元以及该延迟单元相耦合，该控制单元根据该指示信号控制该延迟单元对该延迟系数进行调整，其中当该延迟系数等于初始值时，该第一频率信号与该第二频率信号之间具有初始延迟时间，该第三频率信号与该第四频率信号之间的延迟时间等于该初始延迟时间。

【技术实现步骤摘要】

本专利技术涉及一种电子电路，特别涉及一种延迟锁定回路。
技术介绍
随着科技的进步，整合在同一集成电路中的电路愈来愈多。集成电路里的每一电路根据一个频率信号而进行操作。然而，频率信号很容易受到制作工艺或温度的影响。当频率信号发生偏移时，将造成集成电路无法正常工作。
技术实现思路
有鉴于此，本专利技术的目的是提供一种延迟锁定回路，包括延迟单元、去除单元、相位检测单元以及控制单元。延迟单元，具有延迟系数，并根据该延迟系数对第一频率信号进行延迟，产生第二频率信号。去除单元，对第三频率信号进行延迟，产生第四频率信号。相位检测单元，与该延迟单元以及该去除单元相耦合，该相位检测单元根据该第二频率信号及该第四频率信号的相位差，产生指示信号。控制单元，与该相位检测单元以及该延迟单元相耦合，该控制单元根据该指示信号控制该延迟单元对该延迟系数进行调整，其中当该延迟系数等于初始值时，该第一频率信号与该第二频率信号之间具有初始延迟时间，该第三频率信号与该第四频率信号之间的延迟时间等于该初始延迟时间。使用本专利技术提供的延迟锁定回路，可以去除掉延迟单元自身无法消除的初始延迟时间(initial delay)，得到更精确的延迟效果；并且在一些应用中，与现有技术相比，本专利技术可以用更少的电路获得相同或者更大的延迟，从而节省电路面积和功耗。为让本专利技术的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下:【附图说明】图1A及图1B为本专利技术的延迟锁定回路的实施例；图2A为本专利技术延迟电路的实施例；图2B为本专利技术的延迟单元的实施例；图2C为本专利技术的去除单元的一个实施例；图3A为本专利技术的图1B所示的延迟锁定回路的状态示意图；图3B至图3D为图1B的延迟锁定回路的时序图；图4A及图4B为本专利技术的延迟锁定回路的实施例；图5为图4B所示的确认单元的一个实施例；图6A为图4A所示的延迟锁定回路的状态示意图；图6B为图4A所不的延迟锁定回路的时序不意图；图7A及图7B为本专利技术的延迟锁定回路的实施例；图8A为图7A所示的延迟锁定回路的状态示意图；图8B至图8D为图7A所不的延迟锁定回路的时序不意图；图9A及图9B为本专利技术的延迟锁定回路的实施例；图10A为图9A所示的延迟锁定回路的状态示意图；图10B与图10C为图9A所不的延迟锁定回路的时序不意图。【具体实施方式】图1A为本专利技术的延迟锁定回路的一个实施例。如图所示，延迟锁定回路100A包括延迟单元110、去除单元120、相位检测单元130以及控制单元140。延迟单元110具有延迟系数，并根据该延迟系数对第一频率信号进行延迟，产生第二频率信号。在本实施例中，延迟单元110对输入频率信号11^进行延迟，产生频率信号CLKDl。本专利技术并不限定延迟单元110的内部电路架构。只要具有可程序化延迟功能的电路均可作为延迟单元110。频率信号CUV与输入频率信号CLKIN之间的延迟时间由延迟单元110的延迟系数所决定。举例而言，当延迟系数愈大时，频率信号CLKd#输入频率信号CLK IN之间的延迟时间愈长。相反地，当延迟系数愈小时，频率信号(:0^与输入频率信号CLK IN之间的延迟时间愈短。理想上，当延迟系数为最小值时，如0时，频率信号(^1^与输入频率信号CLK IN之间的延迟时间应该等于0，但实际上，当延迟系数为最小值时，如0时，频率信号CLKi与输入频率信号CLKIt^l间具有初始延迟时间(initial delay)，如200皮秒(picosecond)。为了去除延迟单元110的初始延迟时间，去除单元120对第三频率信号进行延迟，产生第四频率信号。在本实施例中，去除单元120对输入频率信号11^进行延迟，产生频率信号CLKref。输入频率信号CLKIN与频率信号CLKREF之间的延迟时间固定等于初始延迟时间。本专利技术并不限定去除单元120的内部电路架构。任何具有固定延迟时间的电路均可作为去除单元120。相位检测单元130根据频率信号CUV与CLK REF的相位差，产生指示信号UP。在一个实施例中，当频率信号CUV的上升边缘领先频率信号CLK REF的上升边缘时，指示信号UP为第一电位，如高电位。当频率信号CLKa的上升边缘落后频率信号CLKREF的上升边缘时，指示信号UP为第二电位，如低电位。在其它实施例中，相位检测单元130比较频率信号CLKa的下降边缘与频率信号CLKREF的上升边缘。在一些实施例中，指示信号UP的起始默认电位为第一电位。控制单元140根据指示信号UP调整延迟单元110的延迟系数。举例而言，当指示信号UP为第一电位时，控制单元140增加延迟单元110的延迟系数。当指示信号UP为第二电位时，控制单元140减少延迟单元110的延迟系数。在本实施例中，控制单元140为低通滤波器(LPF) 141，但并非用以限制本专利技术。在其它实施例中，任何可根据指示信号调整延迟单元110的延迟系数的电路，均可作为控制单元140。图1B为本专利技术的延迟锁定回路的另一个实施例。图1B与图1A相似，不同之处在于图1B的延迟锁定回路100B还包括缓冲单元150，缓冲单元150包括缓冲器151以及反相器152。缓冲器151对输入频率信号11^进行缓冲，用以产生缓冲频率信号CLKp延迟单元110对缓冲频率信号CLl进行延迟，产生频率信号CLK %。另外，反相器152对输入频率f目号(^1^进行反相，广生缓冲频率彳目号CLK2。去除单兀120对频率彳目号0^2进行延迟，广生频率信号clkref。在本实施例中，当频率信号CLKa的上升边缘领先频率信号CLK REF的下降边缘时，指示信号UP等于第一电位。因此，控制单元140增加延迟单元110的延迟系数。当频率信号CLKDl的上升边缘落后频率信号CLKREF的下降边缘时，指示信号UP等于第二电位。因此，控制单元140减少延迟单元110的延迟系数。在另一个实施例中，如上述图1A和图1B的延迟锁定回路100A与100B中，在进行初始化时，将延迟系数设置为最小值，如0。此时，若相位检测单元130检测到频率信号CLKa的上升边缘领先频率信号CLKREF的上升边缘时，则延迟单元110的初始延迟时间更短，需要将其调整长，以便与去除单元120产生的延迟时间相等，从而去除初始延迟时间。这时，相位检测单元130给出的指示信号UP为第一电位，如1。控制单元140根据该指示信号增加延迟单元110的延迟系数，从而延迟单元110的延迟时间变长，直到相位检测单元130检测到频率信号CLKDl的上升边缘与频率信号CLK REF的上升边缘同步时，则指示信号UP变为第二电位，如0。从而延迟单元110与去除单元120的延迟是一致的，即可去除该初始延迟，延迟锁定回路100A与100B完成初始化过程。在另一种情况下，在进行初始化时，将延迟系数设置为最小值，如0时，若相位检测单元130检测到频率信号CLKa的上升边缘落后频率信号CLKREF的上升边缘时，则延迟单元110的初始延迟时间更长，需要将其调整短，以便与去除单元120产生的延迟时间相等，从而去除初始延迟时间。但是，由于延迟系数已经为最小值，不能再调整得更小，所以仍然将延迟系数调整得更大，使频率信号CLKa的上升边缘与频率信号CLKREF的本文档来自技高网...

【技术保护点】
一种延迟锁定回路，其特征在于，包括：延迟单元，具有延迟系数，并根据该延迟系数对第一频率信号进行延迟，产生第二频率信号；去除单元，对第三频率信号进行延迟，产生第四频率信号；相位检测单元，与该延迟单元以及该去除单元相耦合，该相位检测单元根据该第二频率信号及该第四频率信号的相位差，产生指示信号；以及控制单元，与该相位检测单元以及该延迟单元相耦合，该控制单元根据该指示信号控制该延迟单元对该延迟系数进行调整，其中当该延迟系数等于初始值时，该第一频率信号与该第二频率信号之间具有初始延迟时间，该第三频率信号与该第四频率信号之间的延迟时间等于该初始延迟时间。

【技术特征摘要】

【专利技术属性】
技术研发人员：司强，姜凡，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31