用于集成电路的时钟发生器制造技术

一种包括时钟发生器的系统和集成电路（芯片），该时钟发生器包括片上电感器并使用负载的固有电容来产生正弦的时钟信号。电感器被连接在电流源和反相开关之间。所述开关的输出是一个基本上正弦的信号，其直接和时钟驱动的电路的至少一部分直接相连，而不用中间缓冲。在优选实施例中，时钟发生器是一种两相的结构，其包括一对交叉耦合的ＭＯＳＦＥＴ，一对固态片上电感器，以及电流源。每个片上电感器连接在电流源和一个ＭＯＳＦＥＴ的漏极之间。时钟发生器的输出被直接提供给芯片上的时钟驱动的电路的至少一部分的时钟输入。在这个实施例中，时钟发生器输出的信号的频率主要由感性元件的电感和时钟驱动的电路的电容决定。这种结构不需要在时钟发生器本身包括明显的电容器元件，并且形成这样一种时钟发生器，其中大部分的功率在发生器的感性元件和负载的容性元件之间振荡，从而减少需要由电流源提供的功率。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子器件领域，更具体地说，涉及用于数据处理系统中的基于时钟驱动的逻辑的电容产生振荡信号的时钟发生器电路。
技术介绍
在电子器件领域中，时钟信号和时钟发生电路是熟知的。常规的时钟发生器可被分成两大类，用于VLSI装置例如通用微处理器和数字信号处理器中的发生器，以及用于用户电子装置例如蜂窝电话中的发生器。参见图1，图中示出了作为VLSI装置101的一部分的示例的VLSI型发生器104。VLSI装置101包括被制造在单片衬底例如硅衬底上的单个器件。装置101包括时钟发生器电路104、缓冲电路106、以及被集中表示为负载110的功能逻辑部分。VLSI装置101一般接收来自外部时钟器件102例如晶体的输入。装置101包括某种形式的时钟发生电路104，例如试图使片上时钟的频率和/或相位的改变最小的锁相环或延迟锁定环。然后时钟发生器104的输出通常由缓冲电路106放大或缓冲。缓冲电路106的输出驱动装置101的功能逻辑(负载110)。参见图2，其中示出了缓冲电路106的指数喇叭的实施。在该图中，缓冲电路106包括一系列常规的CMOS反相器120。每个相继的反相器的尺寸(作为晶本文档来自技高网...

【技术保护点】
一种集成电路装置，包括：具有负载电容的时钟驱动的逻辑；以及时钟发生器电路，被配置为用于产生被提供给所述时钟驱动的逻辑的时钟信号，其中所述时钟发生器电路包括和电流源相连的感性元件，所述感性元件包括直接和时钟驱动的逻辑相连的节点 ，使得所述时钟信号的频率取决于所述负载电容。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JL伯恩斯，AJ德拉克，US高沙尔，KJ诺瓦卡，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]