集成电路制造技术

一种集成电路，设有一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树经由串接缓冲器传输一主运作时钟，以在一内部节点形成一局部时钟。参考缓冲器经由参考时钟枝干传输一主参考时钟，以在一末端节点形成一参考时钟。校准电路比较局部时钟与参考时钟的相位，据以提供一控制信号，使主时钟树可依据控制信号控制局部时钟的相位。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，且特别涉及一种以参考时钟枝干传输参考时钟藉以校正时钟扭曲(clock skew)的集成电路。
技术介绍
集成电路，包括晶粒(die)、芯片(chip)、系统芯片(SOC，system on chip)等等，已成为现代信息社会最重要的硬件基础之一。集成电路中设有许多电路区块，例如说是电路单位(cell)与电路单元的集合、栅极阵列(gate array)、各种处理运算单元(processing unit)、娃智财(IP，intellectual property)电路、接口电路或嵌入式存储器等等；不同的电路区块位于集成电路布局中的不同位置。在集成电路中，为了使两个不同位置的电路区块能协同运作，这两个电路区块需要同步的时钟。为此，集成电路内配备有时钟树，以利用串接的缓冲器将同一主运作时钟分别传输至这两个电路区块。不过，时钟树会受工艺、供电与运作温度变异的影响，使该两电路区块实际接收到的时钟无法同步(彼此间有相位差)，导致时钟扭曲。为了因应时钟扭曲，某些已知技术尝试以规律对称的绕线来形成时钟树。然而，若要运用此种已知技术，集成电路中各电路区块的形状、大小、位置与排列也要是规律的。由于现代集成电路的功能十分多元，常须集合许多大小不一且无法规律摆放的电路区块，故此种已知技术已经难以符合当代集成电路的发展趋势。另外一些已知技术会将传输至电路区块的时钟回传至时钟树的起点，据以校正时钟扭曲。不过，此种已知技术等于要设置两套时钟树，其中之一传输时钟至电路区块，另一个则由电路区块回传时钟。因此，此种已知技术会大幅增加硬件复杂度，并浪费许多布局面积与运作功率。并且，两时钟树所面对的等效阻抗不同，也会影响校正的正确性。又有一种已知技术是设置两时钟树，一个用以传输正常时钟，一个用以传输校准时钟，并依据正常时钟与校准时钟的相位差调整正常时钟的相位。然而，这两个时钟树都会受到温度、供电与工艺变异的影响，难以正确消弭时钟扭曲。
技术实现思路
本专利技术涉及一种可以修正时钟扭曲的集成电路，包括一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树包括多个串接的缓冲器，用以将一主运作时钟传输至一第一内部节点，以在第一内部节点形成一第一局部时钟。参考时钟枝干具有一源头节点与一第一末端节点。参考时钟缓冲器连接于源头节点，用以将一主参考时钟传输至第一末端节点，以在第一末端节点形成一第一参考时钟。校准电路具有一第一输入端与一第二输入端，分别耦接第一内部节点与第一末端节点；校准电路可比较第一局部时钟与第一参考时钟的相位以产生一控制信号，主时钟树可依据控制信号控制第一局部时钟的相位，以使第一局部时钟同步于第一参考时钟。—实施例中，本专利技术集成电路还包括一末端缓冲器，親接于第一末端节点与第二输入端之间，依据第一参考时钟产生一第一辅助参考时钟；校准电路则比较第一局部时钟与第一辅助参考时钟以产生控制信号。—实施例中，参考时钟缓冲器可在校准模式与正常模式间切换。参考时钟缓冲器在校准模式下将主参考时钟传输至第一末端节点以形成第一参考时钟，且校准电路亦在此校准模式下比较第一局部时钟与第一参考时钟(或第一辅助参考时钟)以产生控制信号。相对地，当参考时钟缓冲器进入正常模式，参考时钟缓冲器可停止将该主参考时钟传输至该第一末端节点，连带地停止提供第一参考时钟(或第一辅助参考时钟)；在正常模式下，校准电路也可以停止比较，并维持(如闩锁)先前校准模式下的控制信号，使主时钟树可依据控制信号持续控制第一局部时钟的相位。一实施例中，第一局部时钟在正常模式下的频率高于第一参考时钟在校准模式下的频率。亦即，在进入校准模式后，参考时钟枝干传输的第一参考时钟是较慢(周期较长)的低频时钟，而校准电路依据此低频的第一参考时钟进行比较。在结束校准模式而回到正常模式后，主时钟树可恢复至高速运作，以为第一内部节点提供较高频的第一局部时钟。—实施例中，主时钟树还包含多个串接的第二缓冲器，用以将主运作时钟传输至一第二内部节点，以在第二内部节点形成一第二局部时钟。参考时钟枝干还具有一第二末端节点，并且，在校准模式下，参考时钟缓冲器还可将主参考时钟传输至第二末端节点，以在第二末端节点形成一第二参考时钟。集成电路又还包括一第二校准电路，具有一第三输入端与一第四输入端，分别耦接第二内部节点与第二末端节点。在校准模式下，第二校准电路可比较第二局部时钟与第二参考时钟的相位以产生一第二控制信号，使主时钟树可依据第二控制信号控制第二局部时钟的相位，让第二局部时钟同步于第二参考时钟。一实施例中，参考时钟枝干可使第二参考时钟的相位实质等于第一参考时钟的相位，如此，当主时钟树依据校准电路与第二校准电路的控制信号而分别使第一局部时钟同步于第一参考时钟且使第二局部时钟同步于第二参考时钟时，第二局部时钟就会同步于第一局部时钟，减抑第一局部时钟与第二局部时钟间的时钟扭曲。—实施例中，第一末端节点设置于第一内部节点附近，第二末端节点则设置于第二内部节点附近；例如，第一末端节点的位置可使第一内部节点与第一末端节点间的位置差异(如直线距离)小于第一内部节点与该第二内部节点间的位置差异。—实施例中，参考时钟枝干于源头节点与第一末端节点间旁路于任何缓冲器和/或主动元件，亦即，在源头节点至第一末端节点间可以不需设置任何缓冲器与主动元件。一实施例中，参考时钟枝干的绕线宽度大于主时钟树的绕线宽度。一实施例中，参考时钟枝干的绕线与主时钟树的绕线以不同导体层形成。一实施例中，参考时钟枝干的绕线与主时钟树的绕线以不同材质的导体形成。例如，主时钟树的绕线可以由铜金属层形成，参考时钟枝干则可由招接垫层(aluminum pad layer,AP layer)或厚金属层形成。由于参考时钟枝干的绕线宽度较宽、厚度较厚和/或导电性较高，故可有效缩减主参考时钟与第一参考时钟间的延迟，亦缩减主参考时钟与第二参考时钟间的延迟，以增进第一参考时钟与第二参考时钟间的同步关系。配合绕线较宽的参考时钟枝干，参考时钟缓冲器可以是一驱动能力较强的缓冲器；例如，参考时钟缓冲器的时钟驱动能力可以大于主时钟树中各缓冲器的驱动能力。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下:【附图说明】图1至图3示意的是依据本专利技术各实施例的集成电路。【符号说明】10、210、310:集成电路12、212、312:时钟树12r:绕线14、16、BK 、202-206:电路区块20、220、320:时钟枝干24、26、cbr:校准电路B0_B2、b、bl_b3、bf、Β:缓冲器ΤΚ:末端电路CK、CKR、CK1-CK2、CKr 1-CKr2 ^ CK 、CKr :时钟n0_n8、p0_p5、nla_n2a、ml_m2、η、na、m:节点wO-wl:宽度S1_S2、S:控制信号il-14、il_i2:输入端sct:区段【具体实施方式】请参考图1，其所示意的是依据本专利技术一实施例的集成电路10。集成电路10可以是一晶粒、芯片或系统芯片等等。在图1的例子中，集成电路10包括两个需要同步运作的电路区块14与16。为了替这两个电路区块14与16提供时钟，集成电路10设有一时钟树12，作为一主时钟树，用以将一时钟CK (主本文档来自技高网...

【技术保护点】
一种集成电路，包含：主时钟树，包含多个串接的缓冲器，用以将主运作时钟传输至第一内部节点，以在该第一内部节点形成第一局部时钟；参考时钟枝干，具有源头节点与第一末端节点；参考时钟缓冲器，连接在该源头节点，用以将主参考时钟传输至该第一末端节点，以在该第一末端节点形成第一参考时钟；以及校准电路，具有第一输入端与第二输入端，分别耦接该第一内部节点与该第一末端节点；该校准电路可比较该第一局部时钟与该第一参考时钟的相位以产生控制信号，使该主时钟树可依据该控制信号控制该第一局部时钟的相位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王文泰，陈世豪，何明瑾，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71