半导体元件及其制造方法技术

本发明专利技术提供一种半导体元件及其制造方法，具体涉及一种具有高介电值栅极介电层的半导体元件制造过程中，抑制次氧化物形成的一种系统及方法。在一例子中，金属氧化物半导体晶体管是包含一栅极结构，包含一高介电值栅极介电层及一栅极电极。在此例子中，一氮化层覆盖于栅极上以于制造过程中防止氧进入结构中，然而需足够薄以于制造过程中具有效的穿透性；亦需足够厚以阻挡杂质渗透。本发明专利技术所述半导体元件及其制造方法，在半导体元件的制造过程中，可抑制次氧化层的形成。

【技术实现步骤摘要】

本专利技术是揭露有关于半导体元件的制造，更特别有关于一种系统及方法，于半导体元件高介电值(high-k)栅极介电层制造过程中，抑制次氧层的组成。
技术介绍
半导体集成电路(IC)工业快速成长。电路IC材料及设计的技术进展已经产生数个电路IC时代，每一时代皆较先前时代更小及更复杂。然而此进展增加电路IC制程和制造上的复杂度，为了实现此进程，电路IC制程及制造技术需有类似发展。例如，一电路IC是于一基底材上使用制造程序，以创造一个或更多元件及电路组成。当元件的几何形状缩小至次微米或深次微米阶段，电路IC上作用的元件密度，亦即每一电路IC面积的元件数目，及功能上的密度，亦即每一电路IC面积中互相连接的元件数目，将受限于制造程序。在一制造程序的实例中，氧会进入至一栅极电极边缘的金-氧(metal-oxide)高介电值(high-k)栅极介电层中，且水平扩散至电极中央，于金-氧高介电值栅极介电层及栅极电极界面间，产生一不必要的非晶体(amorphous)或次氧化物(sub-oxide)的组成。此组成不利于元件的效能，如具有非晶体(amorphous)或次氧化物形成于金-氧高介电值栅极介电层本文档来自技高网...

【技术保护点】
一种半导体元件，所述半导体元件包含：一基底；一栅极结构，包含一介电层及一导电层，覆盖该基底的表面上；一氮化层，覆盖该栅极结构，以及位于至少一部分的该基底上，该氮化层具有一厚度，介于１０＊至３０＊之间；以及一侧 壁层，覆盖该氮化层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王志豪，陈尚志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]