高迁移率沟槽金属氧化物半导体场效应晶体管制造技术

本发明专利技术涉及一种高迁移率沟槽金属氧化物半导体场效应晶体管，尤其公开了一种高迁移率垂直沟槽ＤＭＯＳＦＥＴ及其制造方法。该高迁移率垂直沟槽ＤＭＯＳＦＥＴ的源极区域，漏极区域或沟道区域可以包括提高沟道区域中的电荷载流子的迁移率的硅锗。在一些实施例中，该沟道区域可以受到应变以提高沟道电荷载流子的迁移率。

【技术实现步骤摘要】

本专利技术总体涉及 一 种沟槽金属氧化物硅场效应晶体管(trench-MOSFET)，更具体地涉及高迁移率沟槽金属氧化物半导体场效应晶 体管(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)。
技术介绍
DMOS (DoubleDiffusedMOS，双扩散MOS)晶体管是利用扩散形成晶 体管区域的MOSFET型晶体管。DMOS晶体管通常被用作功率集成电路的 功率晶体管。DMOS晶体管在需要低正向压降处提供高单位面积电流。一种特别类型的DMOS晶体管是所谓的"沟槽"DMOS晶体管，其中， 沟道是垂直形成的，栅极形成在源极和漏极之间延伸的沟槽中。所述沟槽涂 覆一层薄氧化层，填充多晶硅并几乎不允许压縮电流流过，从而提供较低数 值的导通电阻率。沟槽DMOS晶体管的实例在第5，072，266， 5,541,425和 5，866，931号美国专利中公开，这些专利通过引用而结合在本文中。沟槽DMOS晶体管可以包括在半导体衬底上形成的多个互连的沟槽。至 少一个互连的沟槽构成屏蔽栅沟槽(SGT)结构，该结构包括设置在SGT结 构的上部的沟槽栅和设置在SGT结构的底部并且与沟槽栅绝缘的底部屏蔽 电极。图1为说明现有技术的SGT DMOS 100的横截面示意图。所述SGT DMOS 100包括作为漏极的N+衬底101，耗尽层102，在该耗尽层102上生 长预定深度的轻掺杂N-外延层104。在该N-外延层104中设置P-体区域106 (p， p+)。如图所示的设计中，P-体区域106基本上是平坦的并位于N-外延 层104的顶表面的下方。覆盖大部分P-体区域106的另一层108 (n+)作为 源极。沟槽109设置在N-外延层104中，该沟槽109朝向顶部开口并具有预 定深度。沟槽109上通常涂覆氧化层并且填充导电的多晶硅以形成DMOS器 件100的沟槽栅110和栅屏蔽112。沟槽SGT DMOS晶体管的实例在在第5，283，201， 5,578,508， 5,998,833和6,388,286号美国专利中公开，这些专利 通过引用而结合在本文中。现有技术的沟槽DMOS晶体管存在的问题是，由于硅的迁移率有限，沟 道迁移率往往较低(尤其是P沟道器件)。尤其对于低电压应用，由于在这 样的应用中沟道电阻支配DMOS晶体管的运行，低沟道迁移率将导致相对高 的漏-源电阻(RdS。n)。对于标准的MOSFET迁移率方面没有任何改进，因此， 在低电压时漏-源电阻Rds。n可能相当高。平面器件通常应用在集成电路中。不幸的是，除了相对低的沟道迁移率 外，由于沟道和漏极，源极和栅极的水平结构，平面MOSFET往往具有大的 芯片节距。已经有改进平面MOSFET的报告，该改进包括提高沟道迁移率的 手段。 一定的改进可以涉及使用硅锗(SiGe)沟道或应变沟道。这些器件本 质上仍然是平面器件并且往往具有大芯片节距以及相对高的"Rds^Area"品 质因数。在这样的背景下提出了本专利技术的各个实施例。
技术实现思路
本专利技术克服上述现有技术中存在的各种限制和缺点，提供一种高迁移率 沟槽金属氧化物半导体场效应晶体管。本专利技术提供的高迁移率垂直沟槽DMOS包括 一沟槽栅极； 一设置在沟 槽栅极旁边的顶部源极区域； 一设置在沟槽栅极底部下方的底部漏极区域； 和一接近于源极区域和漏极区域之间的沟槽栅极的侧壁的沟道区域，其中， 沟道区域，源极区域和漏极区域中的至少一个区域包括构造成提高沟道区域 中电荷载流子的迁移率的硅锗。本专利技术提供的另一种高迁移率垂直沟槽DMOS包括 一沟槽栅极； 一设 置在沟槽栅极旁边的顶部源极区域； 一设置在沟槽栅极底部下方的底部漏极 区域；和一接近于源极区域和漏极区域之间的沟槽栅极的侧壁的沟道区域， 其中，该沟道区域受到应变以提高沟道电荷载流子的迁移率；其中，所述沟道区域包括硅锗；进一步，所述沟道区域包括P-型硅锗； 所述漏极区域包括硅锗；进一步，所述漏极区域包括N-型硅锗；其中，所述源极区域包括硅锗；进一步，所述源极区域包括N+应变硅锗源极；所述漏极区域包括硅锗；进一步，所述漏极区域包括N-型硅锗。本专利技术还提供一种制造高迁移率垂直沟槽DMOS的方法，包括以下步 骤a)在N+衬底的顶部形成N-型外延层；b)在N-型外延层的顶部形成沟 槽掩模;c)通过该沟槽掩模将N-型外延层刻蚀至预定深度以形成沟槽；d) 在沟槽中填充导电性材料以形成栅极，和e)形成接近于栅极的硅锗区域， 其中，该硅锗区域构造成提高沟道区域中电荷载流子的迁移率； 其中步骤e)在步骤d)之前进行；该方法还进一步包括在N-型外延层的表面上形成P-体区层的步骤； 该方法的步骤e)包括以下步骤在沟槽的侧壁和底部沉积预定深度的未掺杂的硅锗层；在沟槽底部的所沉积的未掺杂硅锗部分中注入N-型掺杂物；和对所沉积的硅锗层进行退火处理；该方法在步骤d)和步骤e)之间进一步包括在栅极上形成栅氧化层的步骤。所述的制造高迁移率垂直沟槽DMOS的方法，其步骤e)或者包括以下 步骤在沟槽中生长薄氧化层；在该薄氧化层上形成氮化物层；部分刻蚀该 氮化物层以形成氮化物隔离；刻蚀沟槽底部的一部分薄氧化层；将一部分N-外延层至少刻蚀到预定深度；在被刻蚀的部分N-外延层上形成厚氧化层；从 沟槽侧壁移除氮化物隔离和薄氧化层；在沟槽侧壁上生长P-型硅锗；反刻蚀所述厚氧化层；和在沟槽侧壁上的P-型硅锗上形成栅氧化层。所述的制造高迁移率垂直沟槽DMOS的方法，其步骤e)或者包括以下 步骤在沟槽侧壁上形成氧化物隔离；各向同性地刻蚀沟槽底部的一部分N-型外延层；在被各向同性地刻蚀的一部分N-型外延层上选择性地生长N-型 硅锗区域；刻蚀所述氧化物隔离和沟槽掩模；和在沟槽侧壁上的N-型硅锗上 形成栅氧化层。所述的制造高迁移率垂直沟槽DMOS的方法，其步骤e)或者包括以下 步骤在沟槽中沉积未掺杂硅锗；在该未掺杂硅锗层的顶部形成氧化层；反 刻蚀沟槽底部的氧化层以暴露一部分未掺杂硅锗并在沟槽侧壁上形成氧化物 隔离；刻蚀沟槽底部的一部分未掺杂硅锗层以暴露下面的N-型外延层部分； 各向同性地刻蚀沟槽底部的未掺杂硅锗层和N-型外延层；从侧壁上移除氧化 物隔离；和在沟槽中沟槽的底部上和沟槽侧壁上的未掺杂硅锗层上形成栅氧9化。所述的制造高迁移率垂直沟槽DMOS的方法，其中步骤d)在步骤e) 之前进行；其中，在所述步骤d)之前进一步包括以下步骤移除沟槽掩模；和在 栅极上形成栅氧化；其中，在所述步骤e)之后进一步包括以下步骤注入和扩散N-型外延 层的顶部区域以形成P-体区层；在栅极顶部形成多晶硅氧化层；和刻蚀P-体区层顶部的氧化层；其中，所述步骤e)包括以下步骤在？-体区层的顶部选择性地生长\+ 硅锗区域；和将该N+硅锗区域反刻蚀至预定宽度以形成源极区域。或者，在所述步骤d)之前进一步包括形成栅氧化的步骤；其中，在步骤d)之后进一步包括以下步骤注入和扩散N-型外延层的 顶部区域以形成P-体区层；移除沟槽掩模；和在栅极上形成氧化层；其中，所述步骤e)包括以下步骤在P-体区层的顶部选择性地生长N+ 硅锗区域；和将该N+硅锗区域反刻蚀至预定宽度以形成源极区域。本专利技术提供的高迁移率沟槽金属氧化物本文档来自技高网...

【技术保护点】
一种高迁移率垂直沟槽双扩散金属氧化物半导体，其特征在于，该器件包括：　一沟槽栅极；　一设置在沟槽栅极旁边的顶部源极区域；　一设置在沟槽栅极底部下方的底部漏极区域；和　一接近于源极区域和漏极区域之间的沟槽栅极的侧壁的沟道区域，　其中，沟道区域，源极区域和漏极区域中的至少一个区域包括构造成提高沟道区域中电荷载流子的迁移率的硅锗。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗兰茨娃赫尔伯特，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：BM[百慕大]