场效应晶体管及其制造方法技术

提供了一种沟槽型场效应晶体管，它包括（ａ）半导体衬底；（ｂ）在半导体衬底中延伸至预定深度的沟槽；（ｃ）位于沟槽两侧的一对掺杂源结；（ｄ）位于沟槽两侧的每个源结附近的掺杂重掺杂体，此重掺杂体的最深部分在所述半导体衬底中延伸的深度比沟槽的预定深度浅；以及（ｅ）位于重掺杂体下面并包围重掺杂体的掺杂阱。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及场效应晶体管，尤其是有沟槽(trench)的DMOS晶体管及其制造方法。在半导体工业中，例如MOSFET(金属氧化物半导体场效应晶体管)等功率场效应晶体管是众所周知的。一种类型的MOSFET是DMOS(双扩散金属氧化物半导体)晶体管。DMOS晶体管通常包括生长有外延层的衬底、掺杂的源结、重掺杂体(doped heavy body)、具有与重掺杂体相同掺杂(p或n)的掺杂阱以及栅极。在有沟槽的DMOS晶体管中，栅极是纵向沟槽。重掺杂体通常比沟槽底部扩散得更深，以把沟槽底角的电场减到最小，从而防止雪崩击穿破坏该器件。沟槽填充有导电的多晶硅，一般对多晶硅进行过度蚀刻以保证完全除去沟槽周围表面上的多晶硅。此过度蚀刻一般在多晶硅顶部和半导体衬底表面(即，外延层的表面)之间留下一凹槽。必须小心地控制此凹槽的深度，从而使它比源结的深度浅。如果此凹槽比源结深，则源极将错过栅极，从而导致高的开态电阻和高的阈值，从而可能变成不起作用的晶体管。源和漏结可掺有p型或n型杂质；在任一种情况下，重掺杂体都掺有相反的杂质，例如对于n型源极和漏极，重掺杂体为p型。把源极和漏极掺有p型载流子的DMOS晶体管叫做“p沟道”。在p沟道DMOS晶体管中，把负电压加到晶体管的栅极使电流从源区通过重掺杂体的沟道区、外延层的积累区和衬底流到漏区。相反，把源极和漏极掺有n型载流子的DMOS晶体管叫做“n沟道”。在n沟道DMOS晶体管中，把正电压加到晶体管的栅极使电流从漏极向源极流动。最好使DMOS晶体管在导通时具有低的源-漏电阻(Rdson)和低的寄生电容。还要防止晶体管结构的“穿通”。在加上高的漏-源电压而使重掺杂体区域内的耗尽层延伸至源区时发生穿通，从而在晶体管应被断开时形成通过重掺杂体区域的不想要的导电通路。最后，晶体管应具有良好的“耐久性”，即需要高的启动电流来使DMOS晶体管中固有的寄生晶体管导通。一般，把大量MOSFET单元并联起来形成单个晶体管。这些单元可排列成一“封闭式单元”结构，其中以栅格方式来布置沟槽，且这些单元被沟槽壁的各边所包围。或者，这些单元可排列成一“开放式单元”结构，其中以“条状”方式来布置沟槽，且这些单元只被沟槽壁两边所包围。使用电场终止技术来把结(掺杂区)终止在其上形成晶体管的硅片的周边(边缘)处。这将使击穿电压高于只由硅片中央部分中有源晶体管单元的特征来控制的情况。本专利技术提供了具有开放式单元布局的场效应晶体管，此布局提供了良好的均匀性和高的单元密度并容易定标。较佳的沟槽型DMOS晶体管具有低的Rdson、低的寄生电容、优良的可靠性、抗雪崩击穿劣化和耐久性。较佳器件还包括增强抗雪崩击穿的电场终止(field termination)。本专利技术的特征还在于制造沟槽DMOS晶体管的方法。在一个方面，本专利技术的特征是一种有沟槽的场效应晶体管，它包括(a)半导体衬底；(b)在半导体衬底中延伸至预定深度的沟槽；(c)位于沟槽两侧的一对掺杂源结；(d)位于沟槽源结两侧的每个源结附近的掺杂重掺杂体，此重掺杂体的最深部分在所述半导体衬底中延伸的深度比沟槽的预定深度浅；以及(e)重掺杂体下面包围重掺杂体的掺杂阱。较佳实施例包括一个或多个以下的特征。掺杂阱具有基本上平坦的底部。相对于阱和沟槽的深度来选择重掺杂体区域的深度，从而在把电压加到晶体管时使峰值电场与沟槽隔开。掺杂阱的深度比沟槽的预定深度浅。沟槽具有弧形的顶角和底角。在重掺杂体和阱之间的界面处有突变结，从而在把电压加到晶体管时在界面区域中产生峰值电场。在另一个方面，本专利技术的特征是一晶体管单元阵列。该阵列包括(a)半导体衬底；(b)基本上相互平行排列且沿第一方向延伸的多个栅极形成沟槽，相邻沟槽之间的空间限定一接触区，每个沟槽在所述衬底中延伸预定的深度，此预定深度对所有的所述栅极形成沟槽基本上是相同的；(c)在每个沟槽周围，位于沟槽两侧并沿沟槽长度延伸的一对掺杂源结；(d)在每对栅极形成沟槽之间位于每个源结附近的掺杂重掺杂体，每个所述重掺杂体在所述半导体衬底中延伸的最深部分比所述沟槽的所述预定深度浅；(e)重掺杂体下面包围每个重掺杂体的掺杂阱；以及(f)位于半导体衬底的表面并沿接触区的长度交替排列的p+和n+触点。较佳实施例包括一个或多个以下特征。掺杂阱具有基本上平坦的底部。相对于阱和栅极形成沟槽的深度来选择重掺杂体区域的深度，从而在把电压加到晶体管时使峰值电场与沟槽隔开。掺杂阱的深度比沟槽的预定深度浅。沟槽具有弧形的顶角和底角。在每个重掺杂体和对应的阱之间的界面处有突变结，从而在把电压加到晶体管时在界面区域中产生峰值电场。该阵列还包括包围阵列周边的电场终止结构。由电场终止结构包括其深度大于栅极形成沟槽深度的阱。电场终止结构包括围绕阵列周边连续延伸的终止沟槽，最好是多个同心排列的终止沟槽。在另一个方面，本专利技术的特征还是一种半导体芯片(die)，它包括(a)在半导体衬底上排成一阵列的多个DMOS晶体管单元，每个DMOS晶体管单元包括栅极形成沟槽，每个所述栅极形成沟槽具有预定深度，所有栅极形成沟槽的深度基本上是相同的；以及(b)包围该阵列周边的电场终止结构，在半导体衬底中延伸的深度大于所述栅极形成沟槽的所述预定深度。较佳实施例包括一个或多个以下的特征。电场终止结构包括掺杂阱。电场终止结构包括终止沟槽。电场终止结构包括多个同心排列的终止沟槽。每个DMOS晶体管单元还包括掺杂的重掺杂体，此掺杂重掺杂体在半导体衬底中延伸的深度限于小于栅极形成的沟槽预定深度。本专利技术的特征还在于一种对沟槽型DMOS晶体管形成重掺杂体结构的方法，它包括(a)提供半导体衬底；(b)以第一能量和剂量把第一杂质注入衬底的一个区域；以及(c)接着以第二能量和剂量把第二杂质注入所述区域，所述的第二能量和剂量相对小于所述第一能量和剂量。较佳实施例包括一个或多个以下特征。第一和第二杂质都包括硼。第一能量从大约150到200keV。第一剂量从大约1E15到5E15。第二能量从大约20到40keV。第二剂量从大约1E14到1E15。此外，本专利技术的特征还在于一种形成沟槽型DMOS晶体管的源极的方法，它包括(a)提供半导体衬底；(b)以第一能量和剂量把第一杂质注入衬底的一个区域；以及(c)接着以第二能量和剂量把第二杂质注入该区域，第二能量和剂量相对小于第一能量和剂量。较佳实施例包括一个或多个以下特征。第一杂质包括砷，第二杂质包括磷。第一能量从大约80到120keV。第一剂量从大约5E15到1E16。第二能量从大约40到70keV。第二剂量从大约1E15到5E15。在完成的DMOS晶体管中获得的源极深度从大约0.4到0.8μm。在另一个方面，本专利技术的特征是一种制造沟槽型场效应晶体管的方法。此方法包括(a)绕半导体衬底的周长形成电场终止结；(b)在半导体衬底上形成外延层；(c)在外延层中构图和蚀刻出多个沟槽；(d)淀积多晶硅来填充这些沟槽；(e)以第一类型的杂质对多晶硅进行掺杂；(f)对衬底进行构图并注入相反的第二类型的杂质，以形成介于相邻沟槽之间的多个阱；(g)对衬底进行构图并注入第二类型的杂质，以在阱上方形成多个第二杂质类型的接触区和多个重掺杂体，每个重掺杂体相对于阱具有突变结；(h)对衬底进行构图并注入本文档来自技高网...

【技术保护点】
一种晶体管单元阵列，其特征在于包括：半导体衬底；基本上相互平行排列且沿第一方向延伸的多个栅极形成沟槽，相邻沟槽之间的空间限定一接触区，每个沟槽在所述衬底中延伸预定的深度，此预定深度对所有所述栅极形成沟槽基本上是相同的；包围每个沟 槽且位于沟槽两侧并沿沟槽的长度延伸的一对掺杂的源结；位于每对栅极形成沟槽之间且位于每个源结附近的掺杂重掺杂体，每个所述重掺杂体的最深部分在所述半导体衬底中延伸的深度比所述沟槽的所述预定深度浅；在重掺杂体下面且包围每个重掺杂体的掺杂阱 ；以及位于半导体衬底表面并沿接触区的长度交替排列的ｐ↑［＋］和ｎ↑［＋］触点。

【技术特征摘要】
US 1997-11-14 08/970,2211．一种晶体管单元阵列，其特征在于包括半导体衬底；基本上相互平行排列且沿第一方向延伸的多个栅极形成沟槽，相邻沟槽之间的空间限定一接触区，每个沟槽在所述衬底中延伸预定的深度，此预定深度对所有所述栅极形成沟槽基本上是相同的；包围每个沟槽且位于沟槽两侧并沿沟槽的长度延伸的一对掺杂的源结；位于每对栅极形成沟槽之间且位于每个源结附近的掺杂重掺杂体，每个所述重掺杂体的最深部分在所述半导体衬底中延伸的深度比所述沟槽的所述预定深度浅；在重掺杂体下面且包围每个重掺杂体的掺杂阱；以及位于半导体衬底表面并沿接触区的长度交替排列的p+和n+触点。2．如权利要求1所述的晶体管单元阵列，其特征在于每个所述掺杂阱具有基本上平坦的底部。3．如权利要求1所述的晶体管单元阵列，其特征在于相对于阱和栅极形成沟槽的深度来选择每个重掺杂体区域的深度，从而在把电压加到晶体管时峰值电场将出现在相邻栅极形成沟槽的中间。4．如权利要求1所述的晶体管单元阵列，其特征在于每个所述掺杂阱的深度小于所述栅极形成沟槽的预定深度。5．如权利要求1所述的晶体管单元阵列，其特征在于每个所述栅极形成沟槽具有弧形的顶角和底角。6．如权利要求1所述的晶体管单元阵列，其特征在于在重掺杂体和阱之间的每个界面处存在突变结，使得在把电压加到晶体管时在界面区域中产生峰值电场。7．如权利要求1所述的晶体管单元阵列，其特征在于还包括包围阵列周边的电场终止结构。8．如权利要求7所述的晶体管单元阵列，其特征在于所述电场终止结构包括深度大于栅极形成沟槽的深度的阱。9．如权利要求7所述的晶体管单元阵列，其特征在于所述电场终止结构包括绕阵列周边连续延伸的终止沟槽。10．如权利要求9所述的晶体管单元阵列，其特征在于所述电场终止结构包括同心排列的多个终止沟槽。11．一种半导体芯片，其特征在于包括在半导体衬底上排列成阵列的多个DMOS晶体管单元，每个DMOS晶体管单元包括栅极形成沟槽，每个所述栅极形成沟槽具有预定深度，所有的栅极形成沟槽的深度基本上相同；以及包围阵列周边的电场终止结构，所述结构在半导体衬底中延伸的深度比所述栅极形成沟槽的预定深度深。12．如权利要求11所述的半导体芯片，其特征在于所述电场终止结构包括掺杂阱。13．如权利要求11所述的半导体芯片，其特征在于所述电场终止结构包括终止沟槽。14．如...

【专利技术属性】
技术研发人员：布赖恩塞奇莫，迪克肖，史蒂文萨普，伊萨克本库亚，迪安爱德华普罗布斯特，
申请(专利权)人：费查尔德半导体有限公司，
类型：发明
国别省市：US[美国]